ACU3EG ZYNQ الٽراسڪيل پلس FPGA ڪور بورڊ
استعمال ڪندڙ دستي
نسخو رڪارڊ
| نسخو | تاريخ | پاران جاري | وصف |
| ريڊيو 1.0 | 2021-04-08 | راحيل زو | پهريون رليز |
حصو 1: AXU2CGA/B تعارف
AXU2CGA/B بورڊ ان جي ننڍڙي سائيز ۽ وسيع پرديئرز جي خاصيت آهي. مکيه چپ Xilinx جي Zynq UltraScale+ MPSoCs CG خانداني چپ آهي، ماڊل XCZU2CG-1SFVC784E آهي. AXU2CGA جو PS پاسي 2 سلائسن سان DDR4 (ڪل 1GB، 32bit) ۽ 1 سلائس 256Mb QSPI فليش سان لڳل آهي. AXU2CGB جو PS پاسي 4 DDR4 (مجموعي 2GB، 64bit)، هڪ 8GB eMMC فليش ميموري چپ ۽ هڪ 256Mb QSPI فليش سان ليس آهي.
پردي جي انٽرفيس ۾ شامل آهن 1 MINI DP انٽرفيس، 4 USB3.0 انٽرفيس، 1 Gigabit Ethernet انٽرفيس، 1 USB سيريل پورٽ، 1 PCIE انٽرفيس، 1 TF ڪارڊ انٽرفيس، 2 40-pin expansion Ports، 2 MIPI انٽرفيس، KEYs ۽ LEDs.
بورڊ اسڪيميٽ شڪل 1-1 وانگر آهي:
حصو 2: ZYNQ چپ
XCZU2CG-1SFVC784E چپ جو پي ايس سسٽم ٻن ARM Cortex™-A53 پروسيسرز کي 1.2Ghz جي رفتار سان ضم ڪري ٿو ۽ ليول 2 ڪيش کي سپورٽ ڪري ٿو. ان ۾ پڻ ٻه Cortex-R5 پروسيسر شامل آهن جن جي رفتار 500Mhz تائين آهي. XCZU2CG چپ 32-bit يا 64-bit DDR4، LPDDR4، DDR3، DDR3L، ۽ LPDDR3 ميموري چپس کي سپورٽ ڪري ٿي، پي ايس پاسي تي تيز رفتار انٽرفيس سان گڏ جيئن ته PCIE Gen2، USB3.0، SATA 3.1، DisplayPort؛ اهو USB2.0، Gigabit Ethernet، SD/SDIO، I2C، CAN، UART، GPIO، ۽ ٻين انٽرفيس کي پڻ سپورٽ ڪري ٿو. پي ايل جي آخر ۾ پروگرام قابل منطق يونٽ، ڊي ايس پي ۽ اندروني رام جي دولت شامل آهي. XCZU2CG چپ جو مجموعي بلاڪ ڊراگرام شڪل 2-1 ۾ ڏيکاريل آهي:
پي ايس سسٽم جي مکيه پيراگراف هن ريت آهن:
- ARM dual-core Cortex™-A53 پروسيسر، رفتار 1.2GHz تائين، هر سي پي يو 32KB ليول 1 هدايتون ۽ ڊيٽا ڪيش، 1MB ليول 2 ڪيش، 2 سي پي يوز طرفان ورهايل
- ARM dual-core Cortex-R5 پروسيسر، 500MHz تائين رفتار، هر CPU 32KB ليول 1 هدايتون ۽ ڊيٽا ڪيش، ۽ 128K مضبوطي سان جوڙيل ياداشت
- خارجي اسٽوريج انٽرفيس، سپورٽ 32/64bit DDR4/3/3L، LPDDR4/3 انٽرفيس
- جامد اسٽوريج انٽرفيس، سپورٽ NAND، 2xQuad-SPI فليش
- تيز رفتار ڪنيڪشن انٽرفيس، سپورٽ PCIe Gen2 x4، 2xUSB3.0، SATA 3.1، ڊسپلي پورٽ، 4 x Tri-mode Gigabit Ethernet
- عام ڪنيڪشن انٽرفيس: 2xUSB2.0، 2x SD/SDIO، 2x UART، 2x CAN 2.0B، 2x I2C، 2x SPI، 4x 32b GPIO
- پاور مئنيجمينٽ: مڪمل/گهٽ/PL/بيٽري جي تقسيم کي سپورٽ ڪريو پاور جا چار حصا
- انڪرپشن الگورتھم: سپورٽ RSA، AES، ۽ SHA
- سسٽم مانيٽرنگ: 10-bit 1Mbps AD sampling لاء گرمي پد ۽ voltage سectionاڻڻ
- PL منطقي حصو جا مکيه پيراگراف هن ريت آهن:
- منطق سيل: 103K
- فلپ فلاپ: 94K
- ڏسندڙ جدول (LUTs): 47K
- بلاڪ رام: 5.3Mb
- ڪلاڪ مئنيجمينٽ يونٽ (CMTs): 3
- ملائيندڙ 18x25MACCs: 240
حصو 3: DDR4 DRAM
AXU4CGA بورڊ جي پي ايس پاسي تي ٻه مائڪروون DDR2 چپس آهن، جيڪي 32-bit ڊيٽا بس بينڊوڊٿ ۽ 1GB جي ڪل گنجائش ٺاهيندا آهن. AXU4CGB بورڊ جي پي ايس پاسي تي 4 مائڪروون DDR2 چپس آهن، جيڪي 64-bit ڊيٽا بس بينڊوڊٿ ۽ 2GB جي ڪل گنجائش ٺاهيندا آهن. PS پاسي تي DDR4 SDRAM جي وڌ ۾ وڌ آپريٽنگ اسپيڊ 1200MHz (ڊيٽا جي شرح 2400Mbps) تائين پهچي سگھي ٿي. DDR4 SDRAM جي مخصوص تشڪيل هيٺ ڏيکاريل آهي.
انهن مان، U71 ۽ U72 صرف AXU2CGB نصب ٿيل آهن.
| مقام | ظرف | ٺاهيندڙ |
| U3,U5,(U71,U72) | 256M x 16bit | مائرون |
ٽيبل 3-1: DDR4 SDRAM ترتيب
DDR4 جو هارڊويئر ڪنيڪشن پي ايس پاسي تي ڏيکاريل آهي شڪل 3-1 ۾:
AXU2CGA پي ايس طرف DDR4 SDRAM پن تفويض:
| سگنل جو نالو | پن جو نالو | پن نمبر |
| PS_DDR4_DQS0_P | PS_DDR_DQS_P0_504 | AF21 |
| PS_DDR4_DQS0_N | PS_DDR_DQS_N0_504 | AG21 |
| PS_DDR4_DQS1_P | PS_DDR_DQS_P1_504 | AF23 |
| PS_DDR4_DQS1_N | PS_DDR_DQS_N1_504 | AG23 |
| PS_DDR4_DQS2_P | PS_DDR_DQS_P2_504 | AF25 |
| PS_DDR4_DQS2_N | PS_DDR_DQS_N2_504 | AF26 |
| PS_DDR4_DQS3_P | PS_DDR_DQS_P3_504 | AE27 |
| PS_DDR4_DQS3_N | PS_DDR_DQS_N3_504 | AF27 |
| PS_DDR4_DQ0 | PS_DDR_DQ0_504 | AD21 |
| PS_DDR4_DQ1 | PS_DDR_DQ1_504 | AE20 |
| PS_DDR4_DQ2 | PS_DDR_DQ2_504 | AD20 |
| PS_DDR4_DQ3 | PS_DDR_DQ3_504 | AF20 |
| PS_DDR4_DQ4 | PS_DDR_DQ4_504 | ايڇ 21 |
| PS_DDR4_DQ5 | PS_DDR_DQ5_504 | ايڇ 20 |
| PS_DDR4_DQ6 | PS_DDR_DQ6_504 | ايڇ 19 |
| PS_DDR4_DQ7 | PS_DDR_DQ7_504 | AG19 |
| PS_DDR4_DQ8 | PS_DDR_DQ8_504 | AF22 |
| PS_DDR4_DQ9 | PS_DDR_DQ9_504 | ايڇ 22 |
| PS_DDR4_DQ10 | PS_DDR_DQ10_504 | AE22 |
| PS_DDR4_DQ11 | PS_DDR_DQ11_504 | AD22 |
| PS_DDR4_DQ12 | PS_DDR_DQ12_504 | ايڇ 23 |
| PS_DDR4_DQ13 | PS_DDR_DQ13_504 | ايڇ 24 |
| PS_DDR4_DQ14 | PS_DDR_DQ14_504 | AE24 |
| PS_DDR4_DQ15 | PS_DDR_DQ15_504 | AG24 |
| PS_DDR4_DQ16 | PS_DDR_DQ16_504 | AC26 |
| PS_DDR4_DQ17 | PS_DDR_DQ17_504 | AD26 |
| PS_DDR4_DQ18 | PS_DDR_DQ18_504 | AD25 |
| PS_DDR4_DQ19 | PS_DDR_DQ19_504 | AD24 |
| PS_DDR4_DQ20 | PS_DDR_DQ20_504 | AG26 |
| PS_DDR4_DQ21 | PS_DDR_DQ21_504 | ايڇ 25 |
| PS_DDR4_DQ22 | PS_DDR_DQ22_504 | ايڇ 26 |
| PS_DDR4_DQ23 | PS_DDR_DQ23_504 | AG25 |
| PS_DDR4_DQ24 | PS_DDR_DQ24_504 | ايڇ 27 |
| PS_DDR4_DQ25 | PS_DDR_DQ25_504 | ايڇ 28 |
| PS_DDR4_DQ26 | PS_DDR_DQ26_504 | AF28 |
| PS_DDR4_DQ27 | PS_DDR_DQ27_504 | AG28 |
| PS_DDR4_DQ28 | PS_DDR_DQ28_504 | AC27 |
| PS_DDR4_DQ29 | PS_DDR_DQ29_504 | AD27 |
| PS_DDR4_DQ30 | PS_DDR_DQ30_504 | AD28 |
| PS_DDR4_DQ31 | PS_DDR_DQ31_504 | AC28 |
| PS_DDR4_DM0 | PS_DDR_DM0_504 | AG20 |
| PS_DDR4_DM1 | PS_DDR_DM1_504 | AE23 |
| PS_DDR4_DM2 | PS_DDR_DM2_504 | AE25 |
| PS_DDR4_DM3 | PS_DDR_DM3_504 | AE28 |
| PS_DDR4_A0 | PS_DDR_A0_504 | W28 |
| PS_DDR4_A1 | PS_DDR_A1_504 | Y28 |
| PS_DDR4_A2 | PS_DDR_A2_504 | AB28 |
| PS_DDR4_A3 | PS_DDR_A3_504 | AA28 |
| PS_DDR4_A4 | PS_DDR_A4_504 | Y27 |
| PS_DDR4_A5 | PS_DDR_A5_504 | AA27 |
| PS_DDR4_A6 | PS_DDR_A6_504 | Y22 |
| PS_DDR4_A7 | PS_DDR_A7_504 | AA23 |
| PS_DDR4_A8 | PS_DDR_A8_504 | AA22 |
| PS_DDR4_A9 | PS_DDR_A9_504 | AB23 |
| PS_DDR4_A10 | PS_DDR_A10_504 | AA25 |
| PS_DDR4_A11 | PS_DDR_A11_504 | AA26 |
| PS_DDR4_A12 | PS_DDR_A12_504 | AB25 |
| PS_DDR4_A13 | PS_DDR_A13_504 | AB26 |
| PS_DDR4_WE_B | PS_DDR_A14_504 | AB24 |
| PS_DDR4_CAS_B | PS_DDR_A15_504 | AC24 |
| PS_DDR4_RAS_B | PS_DDR_A16_504 | AC23 |
| PS_DDR4_ACT_B | PS_DDR_ACT_N_504 | Y23 |
| PS_DDR4_ALERT_B | PS_DDR_ALERT_N_504 | U25 |
| PS_DDR4_BA0 | PS_DDR_BA0_504 | V23 |
| PS_DDR4_BA1 | PS_DDR_BA1_504 | W22 |
| PS_DDR4_BG0 | PS_DDR_BG0_504 | W24 |
| PS_DDR4_CS0_B | PS_DDR_CS_N0_504 | W27 |
| PS_DDR4_ODT0 | PS_DDR_ODT0_504 | U28 |
| PS_DDR4_PARITY | PS_DDR_PARITY_504 | V24 |
| PS_DDR4_RESET_B | PS_DDR_RST_N_504 | U23 |
| PS_DDR4_CLK0_P | PS_DDR_CK0_P_504 | W25 |
| PS_DDR4_CLK0_N | PS_DDR_CK0_N_504 | W26 |
| PS_DDR4_CKE0 | PS_DDR_CKE0_504 | V28 |
AXU2CGB پي ايس پاسي DDR4 SDRAM ڊيٽا پن تفويض ساڳيو آهي
AXU2CGA، اضافي ڊيٽا سگنل تفويض هيٺ ڏنل آهي:
| سگنل جو نالو | پن جو نالو | پن نمبر |
| PS_DDR4_DQS4_P | PS_DDR_DQS_P4_504 | N23 |
| PS_DDR4_DQS4_N | PS_DDR_DQS_N4_504 | M23 |
| PS_DDR4_DQS5_P | PS_DDR_DQS_P5_504 | L23 |
| PS_DDR4_DQS5_N | PS_DDR_DQS_N5_504 | ڪي 23 |
| PS_DDR4_DQS6_P | PS_DDR_DQS_P6_504 | N26 |
| PS_DDR4_DQS6_N | PS_DDR_DQS_N6_504 | N27 |
| PS_DDR4_DQS7_P | PS_DDR_DQS_P7_504 | جي 26 |
| PS_DDR4_DQS7_N | PS_DDR_DQS_N7_504 | جي 27 |
| PS_DDR4_DQ32 | PS_DDR_DQ32_504 | تي22 |
| PS_DDR4_DQ33 | PS_DDR_DQ33_504 | R22 |
| PS_DDR4_DQ34 | PS_DDR_DQ34_504 | پي 22 |
| PS_DDR4_DQ35 | PS_DDR_DQ35_504 | N22 |
| PS_DDR4_DQ36 | PS_DDR_DQ36_504 | تي23 |
| PS_DDR4_DQ37 | PS_DDR_DQ37_504 | پي 24 |
| PS_DDR4_DQ38 | PS_DDR_DQ38_504 | R24 |
| PS_DDR4_DQ39 | PS_DDR_DQ39_504 | N24 |
| PS_DDR4_DQ40 | PS_DDR_DQ40_504 | ايڇ 24 |
| PS_DDR4_DQ41 | PS_DDR_DQ41_504 | جي 24 |
| PS_DDR4_DQ42 | PS_DDR_DQ42_504 | M24 |
| PS_DDR4_DQ43 | PS_DDR_DQ43_504 | ڪي 24 |
| PS_DDR4_DQ44 | PS_DDR_DQ44_504 | جي 22 |
| PS_DDR4_DQ45 | PS_DDR_DQ45_504 | ايڇ 22 |
| PS_DDR4_DQ46 | PS_DDR_DQ46_504 | ڪي 22 |
| PS_DDR4_DQ47 | PS_DDR_DQ47_504 | L22 |
| PS_DDR4_DQ48 | PS_DDR_DQ48_504 | M25 |
| PS_DDR4_DQ49 | PS_DDR_DQ49_504 | M26 |
| PS_DDR4_DQ50 | PS_DDR_DQ50_504 | L25 |
| PS_DDR4_DQ51 | PS_DDR_DQ51_504 | L26 |
| PS_DDR4_DQ52 | PS_DDR_DQ52_504 | ڪي 28 |
| PS_DDR4_DQ53 | PS_DDR_DQ53_504 | L28 |
| PS_DDR4_DQ54 | PS_DDR_DQ54_504 | M28 |
| PS_DDR4_DQ55 | PS_DDR_DQ55_504 | N28 |
| PS_DDR4_DQ56 | PS_DDR_DQ56_504 | جي 28 |
| PS_DDR4_DQ57 | PS_DDR_DQ57_504 | ڪي 27 |
| PS_DDR4_DQ58 | PS_DDR_DQ58_504 | ايڇ 28 |
| PS_DDR4_DQ59 | PS_DDR_DQ59_504 | ايڇ 27 |
| PS_DDR4_DQ60 | PS_DDR_DQ60_504 | جي 26 |
| PS_DDR4_DQ61 | PS_DDR_DQ61_504 | جي 25 |
| PS_DDR4_DQ62 | PS_DDR_DQ62_504 | ڪي 25 |
| PS_DDR4_DQ63 | PS_DDR_DQ63_504 | جي 25 |
| PS_DDR4_DM4 | PS_DDR_DM4_504 | R23 |
| PS_DDR4_DM5 | PS_DDR_DM5_504 | ايڇ 23 |
| PS_DDR4_DM6 | PS_DDR_DM6_504 | L27 |
| PS_DDR4_DM7 | PS_DDR_DM7_504 | ايڇ 26 |
حصو 4: QSPI فليش
AXU2CGA/B بورڊ وٽ 256MBit Quad-SPI فليش چپ آهي، ماڊل MT25QU256ABA1EW9-0SIT آهي. QSPI FLASH ZYNQ چپ جي پي ايس حصي ۾ BANK500 جي GPIO پورٽ سان ڳنڍيل آهي. شڪل 4-1 ڏيکاري ٿو QSPI فليش جو حصو اسڪيمي ۾.
چپ پن تفويض کي ترتيب ڏيو:
| سگنل جو نالو | پن جو نالو | پن نمبر |
| MIO0_QSPI0_SCLK | PS_MIO0_500 | AG15 |
| MIO1_QSPI0_IO1 | PS_MIO1_500 | AG16 |
| MIO2_QSPI0_IO2 | PS_MIO2_500 | AF15 |
| MIO3_QSPI0_IO3 | PS_MIO3_500 | ايڇ 15 |
| MIO4_QSPI0_IO0 | PS_MIO4_500 | ايڇ 16 |
| MIO5_QSPI0_SS_B | PS_MIO5_500 | AD16 |
حصو 5: eMMC فليش (صرف AXU2CGB لاءِ)
AXU8CGB بورڊ تي 2GB جي گنجائش سان هڪ ايم ايم سي فليش چپ آهي. eMMC FLASH ZYNQ UltraScale+ جي PS حصي جي BANK500 جي GPIO پورٽ سان ڳنڍيل آهي. شڪل 5-1 eMMC فليش اسڪيميٽ آهي.
چپ پن تفويض کي ترتيب ڏيو:
| سگنل جو نالو | پن جو نالو | پن نمبر |
| MMC_DAT0 | PS_MIO13_500 | ايڇ 18 |
| MMC_DAT1 | PS_MIO14_500 | AG18 |
| MMC_DAT2 | PS_MIO15_500 | AE18 |
| MMC_DAT3 | PS_MIO16_500 | AF18 |
| MMC_DAT4 | PS_MIO17_500 | AC18 |
| MMC_DAT5 | PS_MIO18_500 | AC19 |
| MMC_DAT6 | PS_MIO19_500 | AE19 |
| MMC_DAT7 | PS_MIO20_500 | AD19 |
| ايم ايم سي_سي ايم ڊي | PS_MIO21_500 | AC21 |
| MMC_CCLK | PS_MIO22_500 | AB20 |
| MMC_RSTN | PS_MIO23_500 | AB18 |
حصو 6: EEPROM
AXU2CGA/B ڊولپمينٽ بورڊ وٽ EEPROM آن بورڊ جو هڪ ٽڪرو آهي، ماڊل نمبر 24LC04 آهي. EEPROM جو I2C سگنل ZYNQ PS پاسي جي MIO پورٽ سان ڳنڍيل آهي. شڪل 6-1 EEPROM اسڪيمي آهي:
EEPROM پن تفويض:
| سگنل جو نالو | پن جو نالو | پن نمبر |
| PS_IIC1_SCL | PS_MIO32_501 | جي 16 |
| PS_IIC1_SDA | PS_MIO33_501 | L16 |
حصو 7: ڊي پي ڊسپلي انٽرفيس
AXU2CGA/B بورڊ وٽ هڪ MINI-قسم جي DisplayPort آئوٽ پٽ ڊسپلي انٽرفيس آهي، جيڪو وڊيو تصويري ڊسپلي لاءِ استعمال ڪيو ويندو آهي، ۽ 4K x 2K@30Fps ٻاڦ تائين سپورٽ ڪندو آهي. ZU0CG PS MGT جي LANE1 ۽ LANE2 جا TX سگنل DP ڪنيڪٽر سان هڪ فرق واري سگنل موڊ ۾ ڳنڍيل آهن. DisplayPort معاون چينل پي ايس جي MIO پن سان ڳنڍيل آهي. ڊي پي آئوٽ پٽ انٽرفيس جو اسڪيمي ڊراگرام تصوير 7-1 ۾ ڏيکاريو ويو آهي:
DisplayPort انٽرفيس ZYNQ پن تفويض هن ريت آهي:
| سگنل جو نالو | ZYNQ پن نمبر | ZYNQ پن نمبر | وصف |
| GT0_DP_TX_P | PS_MGTTXP3_505 | بي 23 | ڊي پي ڊيٽا منتقل ڪرڻ جا گھٽ بٽ مثبت |
| GT0_DP_TX_N | PS_MGTTXN3_505 | بي 24 | ڊي پي ڊيٽا منتقل ڪرڻ جا گھٽ بٽ ناڪاري |
| GT1_DP_TX_P | PS_MGTTXP2_505 | سي25 | ڊي پي ڊيٽا منتقل ڪرڻ جا اعلي بٽ مثبت |
| GT1_DP_TX_N | PS_MGTTXN2_505 | سي26 | ڊي پي ڊيٽا ٽرانسمٽ جي اعلي بٽ منفي |
| 505_DP_CLKP | PS_MGTREFCLK2P_50 5 | سي21 | ڊي پي ريفرنس ڪلاڪ مثبت |
| 505_DP_CLKP | PS_MGTREFCLK2N_50 5 | سي22 | ڊي پي ريفرنس ڪلاڪ ناڪاري |
| DP_AUX_OUT | PS_MIO27 | جي 15 | ڊي پي معاون ڊيٽا آئوٽ |
| DP_AUX_IN | PS_MIO30 | F16 | DP معاون ڊيٽا ان پٽ |
| DP_OE | PS_MIO29 | جي 16 | DP معاون ڊيٽا آئوٽ پٽ فعال |
| DP_HPD | PS_MIO28 | ڪي 15 | ڊي پي داخل ڪرڻ سگنل جي چڪاس |
حصو 8: USB 3.0 انٽرفيس
AXU4CGA/B بورڊ تي 3.0 USB2 انٽرفيس آهن، انٽرفيس HOST ڪم ڪندڙ موڊ (قسم A) آهي، ۽ ڊيٽا جي منتقلي جي رفتار 5.0Gb/s تائين آهي. USB3.0 انٽرفيس خارجي USB PHY چپ ۽ USB3.0 HUB چپ کي ULPI انٽرفيس ذريعي ڳنڍيندا آهن ته جيئن تيز رفتار USB3.0 ڊيٽا ڪميونيڪيشن جو احساس ٿئي.
USB اسڪيميٽ شڪل 8-1 ۾ ڏيکاريل آهي:
USB پن تفويض:
| سگنل جو نالو | پن جو نالو | پن نمبر | وصف |
| USB_SSTXP | PS_MGTTXP2_505 | ڊي 23 | USB3.0 ڊيٽا ٽرانسميشن مثبت |
| USB_SSTXN | PS_MGTTXN2_505 | ڊي 24 | USB3.0 ڊيٽا ٽرانسميشن منفي |
| USB_SSRXP | PS_MGTRXP2_505 | ڊي 27 | USB3.0 ڊيٽا حاصل ڪرڻ مثبت |
| USB_SSRXN | PS_MGTRXN2_505 | ڊي 28 | USB3.0 ڊيٽا وصول ڪري منفي |
| 505_USB_CLKP | PS_MGTREFCLK2P_505 | E21 | USB3.0 حوالو گھڙي مثبت |
| 505_USB_CLKN | PS_MGTREFCLK2N_505 | E22 | USB3.0 ريفرنس ڪلاڪ ناڪاري |
| USB_DATA0 | PS_MIO56 | سي16 | USB2.0 ڊيٽا Bit0 |
| USB_DATA1 | PS_MIO57 | A16 | USB2.0 ڊيٽا Bit1 |
| USB_DATA2 | PS_MIO54 | F17 | USB2.0 ڊيٽا Bit2 |
| USB_DATA3 | PS_MIO59 | E17 | USB2.0 ڊيٽا Bit3 |
| USB_DATA4 | PS_MIO60 | سي17 | USB2.0 ڊيٽا Bit4 |
| USB_DATA5 | PS_MIO61 | ڊي 17 | USB2.0 ڊيٽا Bit5 |
| USB_DATA6 | PS_MIO62 | A17 | USB2.0 ڊيٽا Bit6 |
| USB_DATA7 | PS_MIO63 | E18 | USB2.0 ڊيٽا Bit7 |
| USB_STP | PS_MIO58 | F18 | USB2.0 اسٽاپ سگنل |
| USB_DIR | PS_MIO53 | ڊي 16 | USB2.0 ڊيٽا جي هدايت سگنل |
| USB_CLK | PS_MIO52 | جي 18 | USB2.0 ڪلاڪ سگنل |
| USB_NXT | PS_MIO55 | بي 16 | USB2.0 ايندڙ ڊيٽا سگنل |
حصو 9: Gigabit Ethernet انٽرفيس
AXU1CGA/B تي 2 Gigabit Ethernet انٽرفيس آهي، ۽ Ethernet انٽرفيس PS جي BANK502 تي آهي GPHY چپ ذريعي ڳنڍيل آهي. GPHY چپ استعمال ڪري ٿي KSZ9031RNXIC Ethernet PHY چپ Micrel کان، ۽ PHY ائڊريس 001 آهي. شڪل 9-1 ZYNQ PS پاسي تي Ethernet PHY چپ جي ڪنيڪشن جو هڪ اسڪيمي ڊراگرام آهي:
Gigabit Ethernet پن اسائنمينٽ هن ريت آهن:
| سگنل جو نالو | پن جو نالو | پن نمبر | وصف |
| PHY1_TXCK | PS_MIO64 | E19 | RGMII منتقلي گھڙي |
| PHY1_TXD0 | PS_MIO65 | A18 | منتقلي ڊيٽا بٽ |
| PHY1_TXD1 | PS_MIO66 | جي 19 | ڊيٽا منتقل ڪريو bit1 |
| PHY1_TXD2 | PS_MIO67 | بي 18 | ڊيٽا منتقل ڪريو bit2 |
| PHY1_TXD3 | PS_MIO68 | سي18 | ڊيٽا منتقل ڪريو bit3 |
| PHY1_TXCTL | PS_MIO69 | ڊي 19 | ڊيٽا منتقل ڪريو سگنل فعال ڪريو |
| PHY1_RXCK | PS_MIO70 | سي19 | RGMII گھڙي وصول ڪريو |
| PHY1_RXD0 | PS_MIO71 | بي 19 | ڊيٽا حاصل ڪريو Bit0 |
| PHY1_RXD1 | PS_MIO72 | جي 20 | ڊيٽا حاصل ڪريو Bit1 |
| PHY1_RXD2 | PS_MIO73 | جي 21 | ڊيٽا حاصل ڪريو Bit2 |
| PHY1_RXD3 | PS_MIO74 | ڊي 20 | ڊيٽا حاصل ڪريو Bit3 |
| PHY1_RXCTL | PS_MIO75 | A19 | ڊيٽا حاصل ڪريو فعال سگنل |
| PHY1_MDC | PS_MIO76 | بي 20 | MDIO ڪلاڪ انتظام |
| PHY1_MDIO | PS_MIO77 | F20 | MDIO مئنيجمينٽ ڊيٽا |
حصو 10: USB کان سيريل پورٽ
سسٽم ڊيبگنگ لاءِ AXU2CGA/B بورڊ تي Uart کان USB انٽرفيس آهي. تبادلي جي چپ استعمال ڪري ٿي USB-UAR چپ جو Silicon Labs CP2102، ۽ USB انٽرفيس MINI USB انٽرفيس استعمال ڪري ٿو. اهو بنيادي بورڊ ۽ سيريل ڊيٽا ڪميونيڪيشن جي آزاد پاور سپلائي لاءِ USB ڪيبل سان پي سي جي USB پورٽ سان ڳنڍجي سگهي ٿو. يو ايس بي يوارٽ سرڪٽ ڊيزائن جو اسڪيمي ڊاگرام شڪل 10-1 ۾ ڏيکاريل آهي:
USB کان سيريل پورٽ ZYNQ پن تفويض:
| سگنل جو نالو | پن جو نالو | پن نمبر | وصف |
| PS_UART1_TX | PS_MIO24 | AB19 | PL Uart ڊيٽا آئوٽ |
| PS_UART1_RX | PS_MIO25 | AB21 | PL Uart ڊيٽا ان پٽ |
حصو 11: SD ڪارڊ سلاٽ انٽرفيس
AXU2CGA/B بورڊ هڪ مائڪرو ايس ڊي ڪارڊ انٽرفيس تي مشتمل آهي. SDIO سگنل BANK501 جي IO سگنل سان ڳنڍيل آهي. SD ڪارڊ کنیکٹر اسڪيميٽ شڪل 11-1 ۾ ڏيکاريل آهي.
SD ڪارڊ سلاٽ پن تفويض:
| سگنل جو نالو | پن جو نالو | پن نمبر | وصف |
| SD_CLK | PS_MIO51 | ايل 21 | SD ڪلاڪ سگنل |
| SD_CMD | PS_MIO50 | M19 | ايس ڊي ڪمانڊ سگنل |
| SD_D0 | PS_MIO46 | L20 | ايس ڊي ڊيٽا 0 |
| SD_D1 | PS_MIO47 | ايڇ 21 | ايس ڊي ڊيٽا 1 |
| SD_D2 | PS_MIO48 | جي 21 | ايس ڊي ڊيٽا 2 |
| SD_D3 | PS_MIO49 | M18 | ايس ڊي ڊيٽا 3 |
| SD_CD | PS_MIO45 | ڪي 20 | SD ڪارڊ جي سڃاڻپ سگنل |
حصو 12: PCIE انٽرفيس
PCIE پردي کي ڳنڍڻ لاءِ AXU1CGA/B بورڊ تي هڪ PCIE x2 سلاٽ آهي، ۽ PCIE رابطي جي رفتار 5Gbps تائين آهي. PCIE سگنل سڌو سنئون ڳنڍيل آهي LANE0 جي BANK505 PS MGT ٽرانسيور سان. PCIE x 1 ڊيزائن جو اسڪيمي ڊاگرام شڪل 12-1 ۾ ڏيکاريل آهي:
PCIE انٽرفيس ZYNQ پن اسائنمينٽ
| سگنل جو نالو | پن جو نالو | پننمبر | وصف |
| PCIE_TXP | PS_MGTTXP0_505 | E25 | PCIE ڊيٽا ٽرانسميشن مثبت |
| PCIE_TXN | PS_MGTTXN0_505 | E26 | PCIE ڊيٽا ٽرانسميشن منفي |
| PCIE_RXP | PS_MGTRXP0_505 | F27 | PCIE ڊيٽا مثبت حاصل ڪريو |
| PCIE_RXN | PS_MGTRXN0_505 | F28 | PCIE ڊيٽا حاصل ڪريو منفي |
| PCIE_REFCLK_P | PS_MGTREFCLK0P_505 | F23 | PCIE ڊيٽا ريفرنس ڪلاڪ مثبت |
| PCIE_REFCLK_N | PS_MGTREFCLK0N_505 | F24 | PCIE ڊيٽا ريفرنس ڪلاڪ ناڪاري |
حصو 13: 40-پن توسيع هيڊر
AXU2CGA/B بورڊ ٻن 0.1-انچ معياري پچ 40-پن توسيع بندرگاهن J12 ۽ J15 سان محفوظ آهي، جيڪي ALINX ماڊلز يا صارف پاران ٺهيل خارجي سرڪٽ کي ڳنڍڻ لاءِ استعمال ڪيا ويندا آهن. توسيع پورٽ ۾ 40 سگنل آهن، جن مان 1-چينل 5V پاور سپلائي، 2-چينل 3.3 V پاور سپلائي، 3-چينل گرائونڊ، ۽ 34 IOs. FPGA کي ساڙڻ کان بچڻ لاءِ IO کي سڌو سنئون 5V ڊوائيس سان ڳنڍڻ نه ڏيو. جيڪڏهن توهان 5V سامان کي ڳنڍڻ چاهيو ٿا، توهان کي سطح جي تبادلي چپ سان ڳنڍڻ جي ضرورت آهي.
J15 توسيع واري بندرگاهه جو IO بندرگاهه ZYNQ چپ BANK25 ۽ BANK26 سان ڳنڍيل آهي، ۽ سطح جو معيار 3.3V آهي. ڊيزائن جي اسڪيمي ڊاگرام تصوير 13-1 ۾ ڏيکاريل آهي:
J12 توسيع هيڊر ZYNQ پن تفويض
| جي 12 پن | سگنل جو نالو | پن نمبر | جي 12 پن | سگنل جو نالو | پن نمبر |
| 1 | جي اين ڊي | - | 2 | VCC5V | - |
| 3 | IO1_1N | F7 | 4 | IO1_1P | G8 |
| 5 | IO1_2N | F6 | 6 | IO1_2P | G6 |
| 7 | IO1_3N | D9 | 8 | IO1_3P | E9 |
| 9 | IO1_4N | F5 | 10 | IO1_4P | G5 |
| 11 | IO1_5N | E8 | 12 | IO1_5P | F8 |
| 13 | IO1_6N | D5 | 14 | IO1_6P | E5 |
| 15 | IO1_7N | C4 | 16 | IO1_7P | D4 |
| 17 | IO1_8N | E3 | 18 | IO1_8P | E4 |
| 19 | IO1_9N | F1 | 20 | IO1_9P | G1 |
| 21 | IO1_10N | E2 | 22 | IO1_10P | F2 |
| 23 | IO1_11N | D6 | 24 | IO1_11P | D7 |
| 25 | IO1_12N | B9 | 26 | IO1_12P | C9 |
| 27 | IO1_13N | A4 | 28 | IO1_13P | B4 |
| 29 | IO1_14N | B6 | 30 | IO1_14P | C6 |
| 31 | IO1_15N | A6 | 32 | IO1_15P | A7 |
| 33 | IO1_16N | B8 | 34 | IO1_16P | C8 |
| 35 | IO1_17N | A8 | 36 | IO1_17P | A9 |
| 37 | جي اين ڊي | - | 38 | جي اين ڊي | - |
| 39 | VCC_3V3_BUCK4 | - | 40 | VCC_3V3_BUCK4 | - |
J15 توسيع هيڊر ZYNQ پن تفويض
| جي 15 پن | سگنل جو نالو | پن نمبر | جي 15 پن | سگنل جو نالو | پن نمبر |
| 1 | جي اين ڊي | - | 2 | VCC5V | - |
| 3 | IO2_1N | A11 | 4 | IO2_1P | A12 |
| 5 | IO2_2N | A13 | 6 | IO2_2P | بي 13 |
| 7 | IO2_3N | A14 | 8 | IO2_3P | بي 14 |
| 9 | IO2_4N | E13 | 10 | IO2_4P | E14 |
| 11 | IO2_5N | A15 | 12 | IO2_5P | بي 15 |
| 13 | IO2_6N | سي13 | 14 | IO2_6P | سي14 |
| 15 | IO2_7N | بي 10 | 16 | IO2_7P | سي11 |
| 17 | IO2_8N | ڊي 14 | 18 | IO2_8P | ڊي 15 |
| 19 | IO2_9N | F11 | 20 | IO2_9P | F12 |
| 21 | IO2_10N | ايڇ 13 | 22 | IO2_10P | ايڇ 14 |
| 23 | IO2_11N | جي 14 | 24 | IO2_11P | جي 15 |
| 25 | IO2_12N | F10 | 26 | IO2_12P | جي 11 |
| 27 | IO2_13N | ايڇ 12 | 28 | IO2_13P | جي 12 |
| 29 | IO2_14N | جي 14 | 30 | IO2_14P | ڪي 14 |
| 31 | IO2_15N | ڪي 12 | 32 | IO2_15P | ڪي 13 |
| 33 | IO2_16N | L13 | 34 | IO2_16P | L14 |
| 35 | IO2_17N | جي 10 | 36 | IO2_17P | ايڇ 11 |
| 37 | جي اين ڊي | - | 38 | جي اين ڊي | - |
| 39 | VCC_3V3_BUCK4 | - | 40 | VCC_3V3_BUCK4 | - |
حصو 14: MIPI ڪئميرا انٽرفيس
MIPI ڪئميرا کي ڳنڍڻ لاءِ AXU2CGA/B بورڊ تي 2 MIPI انٽرفيس آهن. MIPI جو فرق سگنل BANK64 ۽ 65 جي HP IO سان ڳنڍيل آهي، ۽ سطح جو معيار +1.2V آهي؛ MIPI جو ڪنٽرول سگنل BANK24 سان ڳنڍيل آهي، ۽ سطح جو معيار +3.3V آهي. MIPI پورٽ ڊيزائن جو اسڪيمي ڊاگرام شڪل 14-1 ۾ ڏيکاريو ويو آهي:
MIPI انٽرفيس J23 پن اسائنمينٽ
| پن | سگنل جو نالو | ZYNQ پن جو نالو | ZYNQ پننمبر | وصف |
| 1 | جي اين ڊي | - | - | زمين |
| 2 | MIPI1_LAN0_N | IO_L2N_64 | AE8 | MIPI ڊيٽا 0 سگنل اين |
| 3 | MIPI1_LAN0_P | IO_L2P_64 | AE9 | MIPI ڊيٽا 0 سگنل پي |
| 4 | جي اين ڊي | - | - | زمين |
| 5 | MIPI1_LAN1_N | IO_L3N_64 | AC8 | MIPI ڊيٽا 1 سگنل اين |
| 6 | MIPI1_LAN1_P | IO_L3P_64 | AB8 | MIPI ڊيٽا 1 سگنل پي |
| 7 | جي اين ڊي | - | - | زمين |
| 8 | MIPI1_CLK_N | IO_L1N_64 | AD9 | MIPI گھڙي سگنل اين |
| 9 | MIPI1_CLK_P | IO_L1P_64 | AC9 | MIPI گھڙي سگنل P |
| 10 | جي اين ڊي | - | - | زمين |
| 11 | CAM1_GPIO | IO_L2N_24 | ايڇ 14 | ڪنٽرول سگنل IO |
| 12 | CAM1_CLK | IO_L3P_24 | AG13 | ڪنٽرول سگنل ڪلاڪ |
| 13 | CAM1_SCL | IO_L3N_24 | ايڇ 13 | ڪنٽرول سگنل SCL |
| 14 | CAM1_SDA | IO_L4P_24 | AE13 | ڪنٽرول سگنل SDA |
| 15 | VCC_3V3 | - | - | 3.3V پاور سپلائي |
MIPI انٽرفيس J24 پن اسائنمينٽ
| پن | سگنل جو نالو | ZYNQ پن جو نالو | ZYNQ پننمبر | وصف |
| 1 | جي اين ڊي | - | - | زمين |
| 2 | MIPI2_LAN0_N | IO_L2N_65 | V9 | MIPI ڊيٽا 0 سگنل اين |
| 3 | MIPI2_LAN0_P | IO_L2P_65 | U9 | MIPI ڊيٽا 0 سگنل پي |
| 4 | جي اين ڊي | - | - | زمين |
| 5 | MIPI2_LAN1_N | IO_L3N_65 | V8 | MIPI ڊيٽا 1 سگنل اين |
| 6 | MIPI2_LAN1_P | IO_L3P_65 | U8 | MIPI ڊيٽا 1 سگنل پي |
| 7 | جي اين ڊي | - | - | زمين |
| 8 | MIPI2_CLK_N | IO_L1N_65 | Y8 | MIPI گھڙي سگنل اين |
| 9 | MIPI2_CLK_P | IO_L1P_65 | W8 | MIPI گھڙي سگنل P |
| 10 | جي اين ڊي | - | - | زمين |
| 11 | CAM2_GPIO | IO_L5P_24 | AD15 | ڪنٽرول سگنل IO |
| 12 | CAM2_CLK | IO_L6P_24 | AC14 | ڪنٽرول سگنل ڪلاڪ |
| 13 | CAM2_SCL | IO_L5N_24 | AD14 | ڪنٽرول سگنل SCL |
| 14 | CAM2_SDA | IO_L6N_24 | AC13 | ڪنٽرول سگنل SDA |
| 15 | VCC_3V3 | - | - | 3.3V پاور سپلائي |
حصو 15: جيTAG ڊيبگ پورٽ
10 پن جيTAG انٽرفيس AXU2CGA/B بورڊ تي محفوظ آهي ZYNQ UltraScale+ پروگرامن يا فرم ویئر پروگرامن کي FLASH ۾ ڊائون لوڊ ڪرڻ لاءِ. پن جي تعريف جيTAG هيٺ ڏنل شڪل ۾ ڏيکاريل آهي
حصو 16: ڊيپ سوئچ ڪنفيگريشن
ZYNQ سسٽم جي شروعاتي موڊ کي ترتيب ڏيڻ لاءِ FPGA ڊولپمينٽ بورڊ تي 4 عددي DIP سوئچ SW1 آهي. AXU2CGA/B سسٽم ڊولپمينٽ پليٽ فارم 4 شروعاتي طريقن کي سپورٽ ڪري ٿو. 4 شروعاتي طريقا JTAG ڊيبگ موڊ، QSPI فليش، EMMC ۽ SD2.0 ڪارڊ شروعاتي موڊ. ZU3EG چپ کي هلائڻ کان پوء، اهو شروع ڪرڻ واري موڊ کي طئي ڪرڻ لاء (PS_MODE0 ~ 3) جي سطح معلوم ڪندو. استعمال ڪندڙ مختلف شروعاتي طريقن کي چونڊي سگھي ٿو DIP سوئچ SW1 ذريعي توسيع بورڊ تي. SW1 شروعاتي موڊ جي جوڙجڪ ھيٺ ڏنل جدول 16-1 ۾ ڏيکاريل آھي.
ٽيبل 16-1: SW1 شروعاتي موڊ جي ترتيب
حصو 17: LEDs
AXU4CGA/B بورڊ تي 4 يوزر انڊيڪيٽر لائٽون، 2 يوزر ڪنٽرول KEYs، ۽ ري سيٽ ڪيٽ آھن. 4 يوزر انڊيڪيٽرز ۽ 4 يوزر KEYs سڀ BANK24 جي IO سان ڳنڍيل آھن. LED لائيٽ هارڊويئر ڪنيڪشن جو اسڪيميٽ ڊراگرام تصوير 17-1 ۾ ڏيکاريل آهي:
LED ۽ ڪي پن اسائنمينٽ:
| سگنل جو نالو | پن جو نالو | پن نمبر |
| LED1 | IO_L9N_24 | W13 |
| LED2 | IO_L12P_24 | Y12 |
| LED3 | IO_L12N_24 | AA12 |
| LED4 | IO_L7N_24 | AB13 |
| KEY1 | IO_L7P_24 | AA13 |
| KEY2 | IO_L1N_24 | AE14 |
| KEY3 | IO_L1P_24 | AE15 |
| KEY4 | IO_L2P_24 | AG14 |
حصو 18: سسٽم ڪلاڪ
بورڊ RTC سرڪٽ، پي ايس سسٽم، ۽ پي ايل منطق حصن لاء ريفرنس ڪلاڪ مهيا ڪري ٿو. RTC گھڙي 32.768 آھي، PS سسٽم گھڙي 33.3333Mhz آھي، ۽ PL آخر گھڙي 25Mhz آھي. گھڙي جي سرڪٽ جي ڊيزائن جو اسڪيميٽ ڊراگرام تصوير 18-1 ۾ ڏيکاريل آھي:
ڪلاڪ پن اسائنمينٽ
| سگنل جو نالو | پن جو نالو | پن نمبر |
| PL_REF_CLK | IO_L8P_44 | AB11 |
PL_REF_CLK جي سطح +1.8V آهي.
حصو 19: ALINX ڪسٽمائيز فين انٽرفيس
فين 12V جي طاقت سان آهي، ۽ رفتار کي FAN_PWM سگنل ذريعي ترتيب ڏئي سگهجي ٿو. هي بورڊ خرابي ۾ هيٽ سنڪ سان ايندو، جيڪڏهن توهان کي هن فين جي ضرورت آهي، ان کي الڳ الڳ خريد ڪريو.
| سگنل جو نالو | پن جو نالو | پن نمبر |
| FAN_PWM | IO_L11P_24 | W12 |
حصو 20: پاور ان پٽ
AXU2CGA/B جو پاور ان پٽ DC12V ۽ موجوده 2A سان هڪ اڊاپٽر آهي. پاور انٽرفيس هيٺ ڏنل شڪل ۾ ڏيکاريل آهي
حصو 21: بورڊ جي ماپ جي ماپ
دستاويز / وسيلا
 |
ALINX ACU3EG ZYNQ الٽراسڪيل پلس FPGA ڪور بورڊ [pdf] استعمال ڪندڙ دستياب ACU3EG، AXU3EG، ACU3EG ZYNQ الٽراسڪيل پلس FPGA ڪور بورڊ، ZYNQ الٽراسڪيل پلس FPGA ڪور بورڊ، الٽراسڪيل پلس FPGA ڪور بورڊ، FPGA ڪور بورڊ، ڪور بورڊ، بورڊ |
