25G Ethernet Intel® FPGA IP رليز نوٽس
استعمال ڪندڙ ھدايت
25G Ethernet Intel FPGA IP رليز نوٽس (Intel Agilex Devices)
Intel® FPGA IP ورزن ملن ٿا Intel Quartus® Prime Design Suite سافٽ ويئر ورزن تائين v19.1. Intel Quartus Prime Design Suite سافٽ ويئر ورزن 19.2 ۾ شروع ٿي، Intel FPGA IP وٽ ھڪڙو نئون ورزننگ اسڪيم آھي.
Intel FPGA IP ورزن (XYZ) نمبر هر Intel Quartus Prime سافٽ ويئر ورزن سان تبديل ٿي سگھي ٿو. تبديلي ۾:
- X اشارو ڪري ٿو IP جي وڏي نظرثاني. جيڪڏهن توهان Intel Quartus Prime سافٽ ويئر کي اپڊيٽ ڪيو ٿا، توهان کي IP کي ٻيهر ٺاهڻ گهرجي.
- Y اشارو ڪري ٿو IP ۾ نيون خاصيتون شامل آهن. انهن نئين خاصيتن کي شامل ڪرڻ لاءِ پنهنجو IP ٻيهر ٺاهيو.
- Z اشارو ڪري ٿو IP ۾ معمولي تبديليون شامل آهن. انهن تبديلين کي شامل ڪرڻ لاءِ پنهنجو IP ٻيهر ٺاهيو.
1.1. 25G Ethernet Intel FPGA IP v1.0.0
جدول 1. v1.0.0 2022.09.26
| Intel Quartus Prime نسخو | وصف | اثر |
| 22.3 | Intel Agilex™ F-ٽائل ڊيوائس فيملي لاءِ سپورٽ شامل ڪئي وئي. • صرف 25G رفتار جي شرح جي حمايت ڪئي وئي آهي. • 1588 Precision Time Protocol معاون نه آهي. |
- |
Intel Corporation. سڀ حق محفوظ آهن. Intel، Intel لوگو، ۽ ٻيا Intel نشان آھن Intel Corporation يا ان جي ماتحت ادارن جا ٽريڊ مارڪ. Intel وارنٽي ڏئي ٿو پنهنجي FPGA ۽ سيمڪنڊڪٽر پروڊڪٽس جي ڪارڪردگي کي موجوده وضاحتن مطابق Intel جي معياري وارنٽي مطابق، پر ڪنهن به وقت بغير اطلاع جي ڪنهن به پروڊڪٽس ۽ خدمتن ۾ تبديليون ڪرڻ جو حق محفوظ رکي ٿو. Intel هتي بيان ڪيل ڪنهن به معلومات، پراڊڪٽ، يا خدمت جي ايپليڪيشن يا استعمال مان پيدا ٿيندڙ ڪابه ذميواري يا ذميواري قبول نه ڪندو آهي سواءِ انٽيل طرفان لکڻ ۾ واضح طور تي اتفاق ڪيو ويو. Intel گراهڪن کي صلاح ڏني وئي آهي ته ڪنهن به شايع ٿيل معلومات تي ڀروسو ڪرڻ کان پهريان ۽ پروڊڪٽس يا خدمتن لاءِ آرڊر ڏيڻ کان پهريان ڊوائيس جي وضاحتن جو جديد نسخو حاصل ڪن. * ٻيا نالا ۽ برانڊ ٻين جي ملڪيت طور دعوي ڪري سگھن ٿا.
ISO
9001:2015
رجسٽر ٿيل
25G Ethernet Intel FPGA IP رليز نوٽس (Intel Stratix 10 Devices)
جيڪڏهن هڪ رليز نوٽ هڪ مخصوص IP ورزن لاءِ دستياب ناهي، IP ان نسخي ۾ ڪا به تبديلي ناهي. معلومات لاءِ IP اپڊيٽ رليزز تائين v18.1 تائين، حوالو ڏيو Intel Quartus Prime Design Suite Update Release Notes.
Intel FPGA IP ورزن ملن ٿا Intel Quartus Prime Design Suite سافٽ ويئر ورزن تائين v19.1. Intel Quartus Prime Design Suite سافٽ ويئر ورزن 19.2 ۾ شروع ٿي، Intel
FPGA IP ھڪڙو نئون ورزننگ اسڪيم آھي.
Intel FPGA IP ورزن (XYZ) نمبر هر Intel Quartus Prime سافٽ ويئر ورزن سان تبديل ٿي سگھي ٿو. تبديلي ۾:
- X اشارو ڪري ٿو IP جي وڏي نظرثاني. جيڪڏهن توهان Intel Quartus Prime سافٽ ويئر کي اپڊيٽ ڪيو ٿا، توهان کي IP کي ٻيهر ٺاهڻ گهرجي.
- Y اشارو ڪري ٿو IP ۾ نيون خاصيتون شامل آهن. انهن نئين خاصيتن کي شامل ڪرڻ لاءِ پنهنجو IP ٻيهر ٺاهيو.
- Z اشارو ڪري ٿو IP ۾ معمولي تبديليون شامل آهن. انهن تبديلين کي شامل ڪرڻ لاءِ پنهنجو IP ٻيهر ٺاهيو.
لاڳاپيل معلومات
- Intel Quartus Prime Design Suite Update Release Notes
- 25G Ethernet Intel Stratix®10 FPGA IP يوزر گائيڊ آرڪائيوز
- 25G Ethernet Intel Stratix® 10 FPGA IP ڊيزائن Exampلي يوزر گائيڊ آرڪائيوز
- ڄاڻ جي بنياد ۾ 25G Ethernet Intel FPGA IP لاءِ غلطي
2.1. 25G Ethernet Intel FPGA IP v19.4.1
جدول 2. v19.4.1 2020.12.14
| Intel Quartus Prime نسخو | وصف | اثر |
| 20.4 | VLAN فريم تي ڊگھائي چيڪنگ اپڊيٽ: • 25G Ethernet Intel FPGA IP جي پوئين ورزن ۾، وڏي فريم جي غلطي تي زور ڀريو ويندو آهي جڏهن هيٺيون شرطون ملن ٿيون: 1. VLAN هڪ VLAN جي سڃاڻپ کي فعال ڪيو ويو آهي. ب. IP وڌ ۾ وڌ TX/RX فريم ڊگھائي پلس 1 کان 4 آڪٽٽس جي ڊيگهه سان فريم منتقل ڪري ٿو / وصول ڪري ٿو. 2. SVLAN هڪ SVLAN جي سڃاڻپ کي فعال ڪيو ويو آهي. ب. IP وڌ ۾ وڌ TX/RX فريم ڊگھائي پلس 1 کان 8 آڪٽٽس جي ڊيگهه سان فريم منتقل ڪري ٿو / وصول ڪري ٿو. • هن نسخي ۾، IP هن رويي کي درست ڪرڻ لاء اپڊيٽ ڪيو ويو آهي. |
- |
| اپڊيٽ ڪيو Avalon® ميموري ميپ ٿيل انٽرفيس اسٽيٽس_* انٽرفيس تائين رسائي کي روڪڻ لاءِ Avalon ميموري-ميپ ٿيل ٽائم آئوٽ کي روڪڻ لاءِ غير موجود پتي تي پڙهڻ دوران: • 25G Ethernet Intel FPGA IP جي پوئين ورزن ۾، Avalon ميموري ميپ ٿيل انٽرفيس اسٽيٽس_* انٽرفيس تي غير موجود ايڊريس تي پڙهي ٿو status_waitrequest تيستائين جيستائين Avalon memorymapped ماسٽر جي درخواست جو وقت ختم نه ٿئي. مسئلو هاڻي مقرر ڪيو ويو آهي انتظار جي درخواست کي نه رکڻ لاء جڏهن غير موجود ايڊريس تائين رسائي آهي. |
- | |
| RS-FEC فعال مختلف قسمون هاڻي 100٪ throughput جي حمايت ڪن ٿيون. | - |
2.2. 25G Ethernet Intel FPGA IP v19.4.0
جدول 3. v19.4.0 2019.12.16
| Intel Quartus Prime نسخو | وصف | اثر |
| 19.4 | rx_am_lock رويي جي تبديلي: • 25G Ethernet Intel FPGA IP جي پوئين ورزن ۾، rx_am_lock سگنل سڀني قسمن ۾ rx_block_lock وانگر ساڳيو ڪم ڪري ٿو. • هن ورزن ۾، IP جي RSFEC فعال ٿيل مختلف قسمن لاءِ، rx_am_lock هاڻي ان ڳالهه تي زور ڏئي ٿو جڏهن الائنمينٽ لاڪ حاصل ٿئي ٿو. غير RSFEC فعال ٿيل مختلف قسمن لاء، rx_am_lock اڃا تائين ساڳيو ئي رويي ڪري ٿو rx_block_lock. |
انٽرفيس سگنل، rx_am_lock، RSFEC-فعال مختلف قسمن جي پوئين نسخن کان مختلف طريقي سان عمل ڪري ٿو. |
| اپڊيٽ ڪيو ويو RX MAC جي شروعاتي پيڪٽ: • پوئين ورزن ۾، RX MAC صرف هڪ START ڪردار جي چڪاس ڪري ٿو ته جيئن پيٽ جي شروعات کي طئي ڪري سگهجي. • هن ورزن ۾، RX MAC ھاڻي ايندڙ پيڪٽس جي چڪاس ڪري ٿو Start of Frame Delimiter (SFD) لاءِ، ڊفالٽ طور START ڪردار کان علاوه. • جيڪڏهن پريمبل پاس-ٿرو موڊ فعال ٿيل آهي، MAC صرف START ڪردار لاءِ چيڪ ڪري ٿو ته جيئن ڪسٽم پريمبل جي اجازت ڏئي. |
- | |
| شامل ڪيو ويو نئون رجسٽر پريمبل چيڪنگ کي فعال ڪرڻ لاءِ: • RX MAC رجسٽرن ۾، رجسٽر تي آفسيٽ 0x50A [4] کي 1 تي لکي سگھجي ٿو پريمبل چيڪنگ کي فعال ڪرڻ لاءِ. هي رجسٽر هڪ "پرواهه نه ڪريو" آهي جڏهن پريمبل پاس-ٿرو فعال آهي. |
- |
2.3. 25G Ethernet Intel FPGA IP v19.3.0
جدول 4. v19.3.0 2019.09.30
| Intel Quartus Prime نسخو | وصف | اثر |
| 19.3 | هڪ MAC + PCS + PMA مختلف قسم لاء، ٽرانسيور ريپر ماڊل جو نالو هاڻي متحرڪ طور تي ٺاهيل آهي. هي ناپسنديده ماڊل ٽڪر کي روڪي ٿو جيڪڏهن IP جا ڪيترائي مثال سسٽم ۾ استعمال ڪيا وڃن. | - |
2.4. 25G Ethernet Intel FPGA IP v19.2.0
جدول 5. v19.2.0 2019.07.01
| Intel Quartus Prime نسخو | وصف | اثر |
| 19.2 | ڊيزائن Example 25G Ethernet Intel FPGA IP لاءِ: • Intel Stratix® 10 ڊوائيسز لاءِ ٽارگيٽ ڊولپمينٽ کٽ اختيار کي اپڊيٽ ڪيو ويو Intel Stratix 10 L-Tile GX Transceiver Signal Integrity Development Kit کان Intel Stratix 10 10 GX Signal Integrity L-Tile (پيداوار) ڊولپمينٽ کٽ. |
- |
2.5. 25G Ethernet Intel FPGA IP v19.1
جدول 6. v19.1 اپريل 2019
| وصف | اثر |
| نئين خصوصيت شامل ڪئي وئي- RX PMA موافقت لاءِ موافقت وارو موڊ: • نئون پيرا ميٽر شامل ڪيو ويو- RX PMA CTLE/DFE موڊ لاءِ آٽو ايڊاپٽيشن ٽرگرنگ کي فعال ڪريو. |
اهي تبديليون اختياري آهن. جيڪڏهن توهان پنهنجي IP ڪور کي اپڊيٽ نه ڪيو، ان ۾ اها نئين خاصيت ناهي. |
| Intel Quartus Prime Pro Edition سافٽ ويئر ۾ Intel ري برانڊنگ جي مطابق Native PHY Debug Master Endpoint (NPDME) کي فعال ڪرڻ لاءِ Enable Altera Debug Master Endpoint (ADME) پيٽرولر جو نالو مٽايو. Intel Quartus Prime Standard Edition سافٽ ويئر اڃا استعمال ڪري ٿو Enable Altera Debug Master Endpoint (ADME). | - |
2.6. 25G Ethernet Intel FPGA IP v18.1
ٽيبل 7. نسخو 18.1 سيپٽمبر 2018
| وصف | اثر |
| نئين خصوصيت شامل ڪئي وئي - اختياري PMA: • نئون پيٽرولر شامل ڪيو ويو - بنيادي مختلف. |
اهي تبديليون اختياري آهن. جيڪڏهن توهان پنهنجي IP ڪور کي اپڊيٽ نٿا ڪريو، ان ۾ اهي نيون خاصيتون نه آهن. |
| 1588 Precision Time Protocol Interface-latency_sclk لاءِ نئون سگنل شامل ڪيو ويو. | |
| ڊيزائن Example 25G Ethernet Intel FPGA IP لاءِ: Intel Stratix 10 ڊوائيسز لاءِ ٽارگيٽ ڊولپمينٽ کٽ آپشن جو نالو تبديل ڪيو ويو Stratix 10 GX FPGA ڊولپمينٽ کٽ کان Stratix 10 L-Tile GX Transceiver Signal Integrity Development Kit. |
- |
لاڳاپيل معلومات
- 25G Ethernet Intel Stratix 10 FPGA IP يوزر گائيڊ
- 25G Ethernet Intel Stratix 10 FPGA IP ڊيزائن Exampلي يوزر گائيڊ
- ڄاڻ بيس ۾ 25G Ethernet IP ڪور لاءِ خرابي
2.7. 25G Ethernet Intel FPGA IP v18.0
ٽيبل 8. نسخو 18.0 مئي 2018
| وصف | اثر |
| Intel Stratix 10 ڊوائيسز لاءِ شروعاتي رليز. | - |
2.8. 25G Ethernet Intel Stratix 10 FPGA IP يوزر گائيڊ آرڪائيوز
IP ورزن ساڳيا آهن جيئن Intel Quartus Prime Design Suite سافٽ ويئر ورجن v19.1 تائين. Intel Quartus Prime Design Suite سافٽ ويئر ورزن 19.2 يا بعد ۾، IP cores وٽ ھڪڙو نئون IP ورزننگ اسڪيم آھي.
جيڪڏهن هڪ IP ڪور نسخو درج نه ڪيو ويو آهي، اڳوڻي IP ڪور ورزن لاء صارف گائيڊ لاڳو ٿئي ٿو.
| Intel Quartus Prime نسخو | IP ڪور نسخو | استعمال ڪندڙ ھدايت |
| 20.3 | 19.4.0 | 25G Ethernet Intel Stratix 10 FPGA IP يوزر گائيڊ |
| 20.1 | 19.4.0 | 25G Ethernet Intel Stratix 10 FPGA IP يوزر گائيڊ |
| 19.4 | 19.4.0 | 25G Ethernet Intel Stratix 10 FPGA IP يوزر گائيڊ |
| 19.3 | 19.3.0 | 25G Ethernet Intel Stratix 10 FPGA IP يوزر گائيڊ |
| 19.2 | 19.2.0 | 25G Ethernet Intel Stratix 10 FPGA IP يوزر گائيڊ |
| 19.1 | 19.1 | 25G Ethernet Intel Stratix 10 FPGA IP يوزر گائيڊ |
| 18.1 | 18.1 | 25G Ethernet Intel Stratix 10 FPGA IP يوزر گائيڊ |
| 18.0 | 18.0 | 25G Ethernet Intel Stratix 10 FPGA IP يوزر گائيڊ |
2.9. 25G Ethernet Intel Stratix 10 FPGA IP ڊيزائن Exampلي يوزر گائيڊ آرڪائيوز
IP ورزن ساڳيا آهن جيئن Intel Quartus Prime Design Suite سافٽ ويئر ورجن v19.1 تائين. Intel Quartus Prime Design Suite سافٽ ويئر ورزن 19.2 يا بعد ۾، IP cores وٽ ھڪڙو نئون IP ورزننگ اسڪيم آھي.
جيڪڏهن هڪ IP ڪور نسخو درج نه ڪيو ويو آهي، اڳوڻي IP ڪور ورزن لاء صارف گائيڊ لاڳو ٿئي ٿو.
| Intel Quartus Prime نسخو | IP ڪور نسخو | استعمال ڪندڙ ھدايت |
| 19.1 | 19.1 | 25G Ethernet Intel Stratix 10 FPGA IP ڊيزائن Exampلي يوزر گائيڊ |
| 18.1 | 18.1 | 25G Ethernet Intel Stratix 10 FPGA IP ڊيزائن Exampلي يوزر گائيڊ |
| 18.0 | 18.0 | 25G Ethernet Intel Stratix 10 FPGA IP ڊيزائن Exampلي يوزر گائيڊ |
25G Ethernet Intel FPGA IP رليز نوٽس (Intel Arria 10 Devices)
جيڪڏهن هڪ رليز نوٽ هڪ مخصوص IP ورزن لاءِ دستياب ناهي، IP ان نسخي ۾ ڪا به تبديلي ناهي. معلومات لاءِ IP اپڊيٽ رليزز تائين v18.1 تائين، حوالو ڏيو Intel Quartus Prime Design Suite Update Release Notes.
Intel FPGA IP ورزن ملن ٿا Intel Quartus Prime Design Suite سافٽ ويئر ورزن تائين v19.1. Intel Quartus Prime Design Suite سافٽ ويئر ورزن 19.2 ۾ شروع ٿي، Intel FPGA IP وٽ ھڪڙو نئون ورزننگ اسڪيم آھي.
Intel FPGA IP ورزن (XYZ) نمبر هر Intel Quartus Prime سافٽ ويئر ورزن سان تبديل ٿي سگھي ٿو. تبديلي ۾:
- X اشارو ڪري ٿو IP جي وڏي نظرثاني. جيڪڏهن توهان Intel Quartus Prime سافٽ ويئر کي اپڊيٽ ڪيو ٿا، توهان کي IP کي ٻيهر ٺاهڻ گهرجي.
- Y اشارو ڪري ٿو IP ۾ نيون خاصيتون شامل آهن. انهن نئين خاصيتن کي شامل ڪرڻ لاءِ پنهنجو IP ٻيهر ٺاهيو.
- Z اشارو ڪري ٿو IP ۾ معمولي تبديليون شامل آهن. انهن تبديلين کي شامل ڪرڻ لاءِ پنهنجو IP ٻيهر ٺاهيو.
لاڳاپيل معلومات
- Intel Quartus Prime Design Suite Update Release Notes
- 25G Ethernet Intel Arria® 10 FPGA IP يوزر گائيڊ
- 25G Ethernet Intel Arria® 10 FPGA IP ڊيزائن Exampلي يوزر گائيڊ
- ڄاڻ جي بنياد ۾ 25G Ethernet Intel FPGA IP لاءِ غلطي
3.1. 25G Ethernet Intel FPGA IP v19.4.1
جدول 9. v19.4.1 2020.12.14
| Intel Quartus وزيراعظم نسخو | وصف | اثر |
| 20.4 | VLAN فريم تي ڊگھائي چيڪنگ اپڊيٽ: • 25G Ethernet Intel FPGA IP جي پوئين ورزن ۾، وڏي فريم جي غلطي تي زور ڀريو ويندو آهي جڏهن هيٺيون شرطون ملن ٿيون: 1. VLAN هڪ VLAN جي سڃاڻپ کي فعال ڪيو ويو آهي. ب. IP وڌ ۾ وڌ TX/RX فريم ڊگھائي پلس 1 کان 4 آڪٽٽس جي ڊيگهه سان فريم منتقل ڪري ٿو / وصول ڪري ٿو. 2. SVLAN هڪ SVLAN جي سڃاڻپ کي فعال ڪيو ويو آهي. ب. IP وڌ ۾ وڌ TX/RX فريم ڊگھائي پلس 1 کان 8 آڪٽٽس جي ڊيگهه سان فريم منتقل ڪري ٿو / وصول ڪري ٿو. • هن نسخي ۾، IP هن رويي کي درست ڪرڻ لاء اپڊيٽ ڪيو ويو آهي. |
- |
| اپڊيٽ ڪيو Avalon ميموري-ميپ ٿيل انٽرفيس اسٽيٽس_* انٽرفيس تائين رسائي کي روڪڻ لاءِ Avalon ميموري-ميپ ٿيل ٽائيم آئوٽ کي روڪڻ لاءِ غير موجود پتي تي پڙهڻ دوران: • IP کي اپڊيٽ ڪيو ويندو آهي ڊي-اسٽارٽ ويٽ ريڪوسٽ ڪرڻ لاءِ جڏهن هڪ غير موجود ايڊريس اسٽيٽ_* انٽرفيس تي پهچندي آهي. |
3.2. 25G Ethernet Intel FPGA IP v19.4.0
جدول 10. v19.4.0 2019.12.16
| Intel Quartus Prime نسخو | وصف | اثر |
| 19.4 | rx_am_lock رويي جي تبديلي: • 25G Ethernet Intel FPGA IP جي پوئين ورزن ۾، rx_am_lock سگنل سڀني قسمن ۾ rx_block_lock وانگر ساڳيو ڪم ڪري ٿو. • هن ورزن ۾، IP جي RSFEC فعال ٿيل مختلف قسمن لاءِ، rx_am_lock هاڻي ان ڳالهه تي زور ڏئي ٿو جڏهن الائنمينٽ لاڪ حاصل ٿئي ٿو. غير RSFEC فعال ٿيل مختلف قسمن لاء، rx_am_lock اڃا تائين ساڳيو ئي رويي ڪري ٿو rx_block_lock. |
انٽرفيس سگنل، rx_am_lock، RSFEC-فعال مختلف قسمن جي پوئين نسخن کان مختلف طريقي سان عمل ڪري ٿو. |
| اپڊيٽ ڪيو ويو RX MAC جي شروعاتي پيڪٽ: • پوئين ورزن ۾، RX MAC صرف هڪ START ڪردار جي چڪاس ڪري ٿو ته جيئن پيٽ جي شروعات کي طئي ڪري سگهجي. • هن ورزن ۾، RX MAC ھاڻي ايندڙ پيڪٽس جي چڪاس ڪري ٿو Start of Frame Delimiter (SFD) لاءِ، ڊفالٽ طور START ڪردار کان علاوه. • جيڪڏهن پريمبل پاس-ٿرو موڊ فعال ٿيل آهي، MAC صرف START ڪردار لاءِ چيڪ ڪري ٿو ته جيئن ڪسٽم پريمبل جي اجازت ڏئي. |
- | |
| شامل ڪيو ويو نئون رجسٽر پريمبل چيڪنگ کي فعال ڪرڻ لاءِ: • RX MAC رجسٽرن ۾، رجسٽر تي آفسيٽ 0x50A [4] کي 1 تي لکي سگھجي ٿو پريمبل چيڪنگ کي فعال ڪرڻ لاءِ. هي رجسٽر هڪ "پرواهه نه ڪريو" آهي جڏهن پريمبل پاس-ٿرو فعال آهي. |
- |
3.3. 25G Ethernet Intel FPGA IP v19.1
جدول 11. v19.1 اپريل 2019
| وصف | اثر |
| Intel Quartus Prime Pro Edition سافٽ ويئر ۾ Intel ري برانڊنگ جي مطابق Native PHY Debug Master Endpoint (NPDME) کي فعال ڪرڻ لاءِ Enable Altera Debug Master Endpoint (ADME) پيٽرولر جو نالو مٽايو. Intel Quartus Prime Standard Edition سافٽ ويئر اڃا استعمال ڪري ٿو Enable Altera Debug Master Endpoint (ADME). | - |
3.4. 25G Ethernet IP ڪور v17.0
ٽيبل 12. نسخو 17.0 مئي 2017
| وصف | اثر |
| شماريات جي رجسٽر پڙهڻ لاءِ شيڊ فيچر شامل ڪيو ويو. • TX شماريات جي رجسٽرن ۾، CLEAR_TX_STATS رجسٽر کي بدلايو ويو آفسيٽ 0x845 تي نئين CNTR_TX_CONFIG رجسٽر سان. نئون رجسٽر شامل ڪري ٿو شيڊ جي درخواست ۽ هڪ برابري-غلطي صاف بٽ ۾ جيڪو سڀني TX شماريات رجسٽر کي صاف ڪري ٿو. شامل ڪيو ويو نئون CNTR_RX_STATUS رجسٽر آف سيٽ 0x846 تي، جنهن ۾ شامل آهي برابري-غلطي بٽ ۽ شيڊ درخواست لاءِ اسٽيٽس بٽ. • RX شماريات جي رجسٽرن ۾، CLEAR_RX_STATS رجسٽر کي بدلايو ويو آفسٽ 0x945 تي نئين CNTR_RX_CONFIG رجسٽر سان. نئون رجسٽر شامل ڪري ٿو شيڊ درخواست ۽ هڪ برابري-غلطي صاف بٽ ۾ جيڪو سڀ TX شماريات رجسٽر صاف ڪري ٿو. شامل ڪيو ويو نئون CNTR_TX_STATUS رجسٽرٽ آفسيٽ 0x946 تي، جنهن ۾ شامل آهي هڪ برابري-غلطي بٽ ۽ ڇانو جي درخواست لاءِ اسٽيٽس بٽ. |
نئين خصوصيت شماريات جي ڪاؤنٽر ريڊز ۾ بهتر اعتماد جي حمايت ڪري ٿي. شماريات جي ڪائونٽر کي پڙهڻ لاءِ، پھريائين ان رجسٽر جي سيٽ لاءِ شيڊ ريڪوسٽ بٽ سيٽ ڪريو (RX يا TX)، ۽ پوءِ رجسٽر جي سنيپ شاٽ مان پڙھو. پڙھيل قدر وڌڻ بند ٿي ويندا آھن جڏھن ته شيڊ فيچر اثر ۾ ھوندو آھي، پر ھيٺيون ڳڻپيوڪر وڌندا رھندا آھن. توهان جي درخواست کي ريٽ ڪرڻ کان پوء، ڳڻپيندڙ انهن جي جمع ڪيل قيمتن کي ٻيهر شروع ڪن ٿا. ان کان علاوه، نئين رجسٽرڊ فيلڊز شامل آهن parityerror اسٽيٽس ۽ صاف بٽ. |
| IEEE 108by جي ھاڻي حتمي شق 802.3 جي تعميل لاءِ تبديل ٿيل RS-FEC الائنمينٽ مارڪر فارميٽ وضاحت اڳي RS-FEC خصوصيت 25G/50G ڪنسورشيم شيڊول 3 جي تعميل ڪئي، IEEE کان اڳ وضاحت کي حتمي شڪل ڏيڻ. |
RX RS-FEC هاڻي ڳولي ٿو ۽ پراڻن ۽ نئين الائنمينٽ مارڪرن کي لاڪ ڪري ٿو، پر TX RS-FEC صرف نئين IEEE الائنمينٽ مارڪر فارميٽ ٺاهي ٿو. |
لاڳاپيل معلومات
- 25G Ethernet IP ڪور يوزر گائيڊ
- ڄاڻ بيس ۾ 25G Ethernet IP ڪور لاءِ خرابي
3.5. 25G Ethernet IP ڪور v16.1
ٽيبل 13. نسخو 16.1 آڪٽوبر 2016
| وصف | اثر |
| Intel FPGA IP لائبريري ۾ شروعاتي رليز. | - |
لاڳاپيل معلومات
- 25G Ethernet IP ڪور يوزر گائيڊ
- ڄاڻ بيس ۾ 25G Ethernet IP ڪور لاءِ خرابي
3.6. 25G Ethernet Intel Arria® 10 FPGA IP يوزر گائيڊ آرڪائيو
IP ورزن ساڳيا آهن جيئن Intel Quartus Prime Design Suite سافٽ ويئر ورجن v19.1 تائين. Intel Quartus Prime Design Suite سافٽ ويئر ورزن 19.2 يا بعد ۾، IP cores وٽ ھڪڙو نئون IP ورزننگ اسڪيم آھي.
جيڪڏهن هڪ IP ڪور نسخو درج نه ڪيو ويو آهي، اڳوڻي IP ڪور ورزن لاء صارف گائيڊ لاڳو ٿئي ٿو.
| Intel Quartus Prime نسخو | IP نسخو | استعمال ڪندڙ ھدايت |
| 20.3 | 19.4.0 | 25G Ethernet Intel Arria® 10 FPGA IP يوزر گائيڊ |
| 19.4 | 19.4.0 | 25G Ethernet Intel Arria 10 FPGA IP يوزر گائيڊ |
| 17.0 | 17.0 | 25G Ethernet Intel Arria 10 FPGA IP يوزر گائيڊ |
3.7. 25G Ethernet Intel Arria 10 FPGA IP ڊيزائن Exampاستعمال ڪندڙ گائيڊ آرڪائيو
IP ورزن ساڳيا آهن جيئن Intel Quartus Prime Design Suite سافٽ ويئر ورجن v19.1 تائين. Intel Quartus Prime Design Suite سافٽ ويئر ورزن 19.2 يا بعد ۾، IP cores وٽ ھڪڙو نئون IP ورزننگ اسڪيم آھي.
جيڪڏهن هڪ IP ڪور نسخو درج نه ڪيو ويو آهي، اڳوڻي IP ڪور ورزن لاء صارف گائيڊ لاڳو ٿئي ٿو.
| Intel Quartus Prime نسخو | IP ڪور نسخو | استعمال ڪندڙ ھدايت |
| 16.1 | 16.1 | 25G Ethernet ڊيزائن Exampلي يوزر گائيڊ |
25G Ethernet Intel® FPGA IP رليز نوٽس
آن لائين ورجن
موٽ موڪليو
ID: 683067
نسخو: 2022.09.26
دستاويز / وسيلا
 |
intel 25G Ethernet Intel FPGA IP [pdf] استعمال ڪندڙ ھدايت 25G Ethernet Intel FPGA IP، Ethernet Intel FPGA IP، Intel FPGA IP، FPGA IP، IP |