مواد لڪائڻ
1 Intel OCT FPGA IP
2 لاڳاپيل معلومات
3 OCT Intel FPGA IP خاصيتون
4 OCT Intel FPGA IP اوورview
5 OCT Intel FPGA IP فنڪشنل تفصيل
6 يوزر موڊ OCT
6.1 لاڳاپيل معلومات
7 بنيادي FSM
8 OCT Intel FPGA IP حوالا
8.1 OCT Intel FPGA IP پيٽرولر سيٽنگون
8.2 OCT Intel FPGA IP سگنل
9 QSF تفويض
10 IP لڏپلاڻ وارو وهڪرو Arria V، Cyclone V، ۽ Stratix V ڊوائيسز لاءِ
10.1 توهان جي ALTOCT IP کي OCT Intel FPGA IP ڏانهن منتقل ڪرڻ
10.2 OCT Intel FPGA IP يوزر گائيڊ آرڪائيوز
11 OCT Intel FPGA IP يوزر گائيڊ لاءِ دستاويز جي نظرثاني جي تاريخ
12 دستاويز / وسيلا
12.1 حوالو
13 لاڳاپيل پوسٽون

intel-LOGO

Intel OCT FPGA IP

intel-OCT-FPGA-IP-PRODUCT

OCT Intel FPGA IP توهان کي اجازت ڏئي ٿو ته متحرڪ طور تي I/O کي هڪ خارجي مزاحمت جي حوالي سان ترتيب ڏيو. OCT IP سگنل جي سالميت کي بهتر بڻائي ٿو، بورڊ جي جڳهه کي گھٽائي ٿو، ۽ ٻاهرين ڊوائيسز جهڙوڪ ميموري انٽرفيس سان رابطي لاء ضروري آهي. OCT IP Intel Stratix® 10، Intel Arria® 10، ۽ Intel Cyclone® 10 GX ڊوائيسز لاءِ دستياب آهي. جيڪڏهن توهان Stratix V، Arria V، ۽ Cyclone V ڊوائيسز کان ڊزائينز لڏپلاڻ ڪري رهيا آهيو، توهان کي IP لڏڻ جي ضرورت آهي. وڌيڪ تفصيل لاءِ، لاڳاپيل معلومات ڏانهن رجوع ڪريو.

لاڳاپيل معلومات

  • توهان جي ALTOCT IP کي OCT Intel FPGA IP ڏانهن منتقل ڪرڻ صفحي 13 تي
    • توهان جي ALTOCT IP ڪور کي OCT IP ڪور ڏانهن منتقل ڪرڻ لاءِ قدم مهيا ڪري ٿي.
  • متحرڪ ڪيليبريٽ ٿيل آن-چپ ٽرمينيشن (ALTOCT) IP ڪور يوزر گائيڊ
    • ALTOCT IP ڪور بابت معلومات مهيا ڪري ٿي.
  • Intel FPGA IP ڪور جو تعارف
    • سڀني Intel FPGA IP cores جي باري ۾ عام معلومات مهيا ڪري ٿي، جنهن ۾ پيراميٽرائيزنگ، پيدا ڪرڻ، اپ گريڊ ڪرڻ، ۽ IP cores کي تخليق ڪرڻ شامل آهن.
  • نسخو ٺاهڻ-آزاد IP ۽ پليٽ فارم ڊيزائنر سموليشن اسڪرپٽ
    • تخليق اسڪرپٽ ٺاهيو جيڪي سافٽ ويئر يا IP ورزن جي اپ گريڊ لاء دستياب اپڊيٽ جي ضرورت نه هونديون آهن.
  • پروجيڪٽ مينيجمينٽ بهترين طريقا
    • توهان جي پروجيڪٽ ۽ IP جي موثر انتظام ۽ پورٽبلٽي لاءِ هدايتون files.
  • OCT Intel FPGA IP يوزر گائيڊ آرڪائيوز صفحي 13 تي
    • OCTIntel FPGA IP جي پوئين ورزن لاءِ استعمال ڪندڙ ھدايتن جي فهرست مهيا ڪري ٿي.

OCT Intel FPGA IP خاصيتون

OCT IP هيٺين خاصيتن کي سپورٽ ڪري ٿو

  • 12 آن-چپ ختم ڪرڻ (OCT) بلاڪ تائين سپورٽ
  • سڀني I/O پنن تي ڪليبريٽ ٿيل آن-چپ سيريز ٽرمينيشن (RS) ۽ calibrated آن-چپ متوازي ٽرمينيشن (RT) لاءِ سپورٽ
  • 25 Ω ۽ 50 Ω جي حساب سان ختم ٿيل قدر
  • پاور اپ ۽ يوزر موڊس ۾ OCT calibration لاءِ سپورٽ

OCT Intel FPGA IP اوورview

OCT IP مٿين-سطح ڊراگرام

ھي انگ اکر ڏيکاري ٿو مٿاھين سطحي ڊراگرام OCT IP جو.

intel-OCT-FPGA-IP-FIG-1.

OCT IP اجزاء

جزو وصف
RZQ پن
  • ٻٽي مقصد وارو پن.
  • جڏهن OCT سان استعمال ڪيو ويندو آهي، پن هڪ خارجي ريفرنس ريزسٽر سان ڳنڍيندو آهي ته جيئن گهربل رڪاوٽ کي لاڳو ڪرڻ لاءِ ڪيليبريشن ڪوڊس جي حساب سان.
او سي ٽي بلاڪ I/O بفر بلاڪن ڏانهن ڪيليبريشن ڪوڊ جا لفظ ٺاهي ۽ موڪلي ٿو.
OCT منطق وصول ڪري ٿو حساب ڪتاب جي ڪوڊ جا لفظ سيريل طور تي OCT بلاڪ کان ۽ موڪلي ٿو ڪيليبريشن ڪوڊ لفظن کي متوازي ۾ بفرز ۾.

RZQ پن

هر OCT بلاڪ ۾ هڪ RZQ پن آهي.

  • RZQ پن ٻه مقصد وارا پن آهن. جيڪڏهن پن او سي ٽي بلاڪ سان ڳنڍيل نه آهن، توهان پنن کي باقاعده I/O پنن طور استعمال ڪري سگهو ٿا.
  • Calibrated پنن کي ساڳيو VCCIO حجم هجڻ گهرجيtage جيئن ته OCT بلاڪ ۽ RZQ پن. ساڳئي OCT بلاڪ سان ڳنڍيل پنن کي ساڳيو سلسلو ۽ متوازي ختم ٿيڻ جي قيمت هجڻ گهرجي.
  • توھان لاڳو ڪري سگھو ٿا جڳھ جي پابنديون RZQ پنن تي OCT بلاڪ جي جڳھ جو تعين ڪرڻ لاءِ ڇاڪاڻ ته RZQ پن صرف ان جي لاڳاپيل OCT بلاڪ سان ڳنڍجي سگھي ٿو.

او سي ٽي بلاڪ

OCT بلاڪ ھڪڙو حصو آھي جيڪو I/Os کي ختم ڪرڻ لاءِ ڪيليبريشن ڪوڊ ٺاھي ٿو. calibration دوران، OCT رزقين پورٽ ذريعي خارجي رزسٽر تي نظر ايندڙ رڪاوٽ سان ملندو آهي. پوءِ، او سي ٽي بلاڪ ٻه 16-بٽ ڪيليبريشن ڪوڊ لفظ ٺاهي ٿو- هڪ لفظ سيريز جي ختم ٿيڻ کي پورو ڪري ٿو ۽ ٻيو لفظ متوازي ختم ٿيڻ کي پورو ڪري ٿو. هڪ وقف ٿيل بس لفظن کي سيريل طور OCT منطق ڏانهن موڪلي ٿو.

OCT منطق

OCT بلاڪ ser_data بندرگاهن ذريعي OCT منطق ڏانهن سيريري طور تي حساب ڪتاب جي ڪوڊ لفظن کي موڪلي ٿو. اينسر سگنل، جڏهن ٽاريندو آهي، بيان ڪري ٿو ته ڪهڙن کان OCT بلاڪ کي ڪليبريشن ڪوڊ لفظن کي پڙهڻ لاء. ڪيليبريشن ڪوڊ لفظن کي پوءِ سيريل ۾ بفر ڪيو ويندو- متوازي شفٽ منطق. ان کان پوء، s2pload سگنل خود بخود I / O بفرن جي متوازي ۾ انشانکن ڪوڊ لفظن کي موڪلڻ لاء زور ڏئي ٿو. ڪيليبريشن ڪوڊ جا لفظ I/O بلاڪ ۾ ٽرانزسٽرز کي چالو يا غير فعال ڪن ٿا، جيڪي سيريز يا متوازي مزاحمت کي نقل ڪندا ته جيئن رڪاوٽ سان ملن.

OCT منطق جي اندروني

intel-OCT-FPGA-IP-FIG-2

OCT Intel FPGA IP فنڪشنل تفصيل

DDR ميموري جي وضاحتن کي پورا ڪرڻ لاءِ، Intel Stratix 10، Intel Arria 10، ۽ Intel Cyclone 10 GX ڊوائيسز آن-چِپ سيريز ٽرمينيشن (RS OCT) ۽ آن-چِپ متوازي ختم ٿيڻ (RT OCT) سنگل ختم ٿيل I/O معيارن لاءِ سپورٽ ڪن ٿا. OCT ڪنهن به I/O بئنڪ تي سپورٽ ڪري سگهجي ٿو. VCCIO لازمي طور تي ڏنل بينڪ ۾ سڀني I/Os لاءِ مطابقت رکندڙ هجي. Intel Stratix 10، Intel Arria 10، يا Intel Cyclone 10 GX ڊيوائس ۾، هر I/O بئنڪ ۾ ھڪڙو OCT بلاڪ آھي. هر OCT بلاڪ کي RZQ پن ذريعي هڪ خارجي 240 Ω ريفرنس رزسٽر سان ايسوسيئيشن جي ضرورت آهي.

RZQ پن ساڳئي VCCIO سپلائي کي I/O بئنڪ سان حصيداري ڪري ٿو جتي پن واقع آهي. هڪ RZQ پن هڪ ڊبل فنڪشن I/O پن آهي جنهن کي توهان باقاعده I/O طور استعمال ڪري سگهو ٿا جيڪڏهن توهان OCT calibration استعمال نٿا ڪريو. جڏهن توهان OCT calibration لاءِ RZQ پن استعمال ڪندا آهيو، RZQ پن OCT بلاڪ کي ٻاهرين 240 Ω ريزسٽر ذريعي زمين سان ڳنڍيندو آهي. هيٺ ڏنل انگ اکر ڏيکاري ٿو ته ڪيئن OCTs هڪ واحد I/O ڪالمن ۾ ڳنڍيل آهن (هڪ ڊيزي زنجير ۾). هڪ OCT ڪنهن به بينڪ سان تعلق رکندڙ I/O کي ترتيب ڏئي سگهي ٿو، بشرطيڪ ته بينڪ ساڳئي ڪالمن ۾ هجي ۽ حجم سان ملندو هجيtage گهرجون. ڇاڪاڻ ته ڪالمن جي وچ ۾ ڪوبه ڪنيڪشن نه آهي، OCT صرف ان صورت ۾ حصيداري ڪري سگهجي ٿو جڏهن پنن جو تعلق OCT جي ساڳئي I/O ڪالمن سان آهي.

او سي ٽي بئنڪ کان بئنڪ ڪنيڪشن

intel-OCT-FPGA-IP-FIG-3

Intel Quartus® Prime Pin Planner ۾ I/O ڪالمن

هي انگ هڪ اڳوڻي آهيampلي. ترتيب مختلف Intel Stratix 10، Intel Arria 10، يا Intel Cyclone 10 GX ڊوائيسز جي وچ ۾ مختلف آهي.

intel-OCT-FPGA-IP-FIG-4

پاور اپ موڊ انٽرفيس

پاور اپ موڊ ۾ OCT IP ۾ ٻه مکيه انٽرفيس آهن

  • ھڪڙو ان پٽ انٽرفيس جيڪو FPGA RZQ پيڊ کي OCT بلاڪ سان ڳنڍيندو آھي
  • ٻه 16-bit لفظن جو آئوٽ جيڪو I/O بفرز سان ڳنڍي ٿو

OCT انٽرفيس

intel-OCT-FPGA-IP-FIG-5

يوزر موڊ OCT

يوزر موڊ OCT ساڳئي طريقي سان هلائي ٿو جيئن پاور اپ OCT موڊ، صارف جي ڪنٽرول جي اضافي سان.

FSM سگنل

هي انگ اکر ڏيکاري ٿو هڪ محدود رياست مشين (FSM) بنيادي ڪنٽرول ۾ وقف صارف سگنلن کي OCT بلاڪ تي. FSM انهي ڳالهه کي يقيني بڻائي ٿو ته OCT بلاڪ توهان جي درخواست جي مطابق ڪنٽرولنگ ڪوڊ لفظن کي ترتيب ڏئي ٿو يا موڪلي ٿو.

intel-OCT-FPGA-IP-FIG-6

فٽر صارف جي موڊ OCT جو اندازو نٿو ڪري. جيڪڏهن توهان چاهيو ٿا ته توهان جو OCT بلاڪ يوزر موڊ OCT خصوصيت استعمال ڪري، توهان کي او سي ٽي IP پيدا ڪرڻ گهرجي. جڏهن ته، هارڊويئر جي حدن جي ڪري، توهان صرف هڪ OCT IP استعمال ڪري سگهو ٿا يوزر موڊ OCT ۾ توهان جي ڊيزائن ۾.

نوٽ: هڪ واحد OCT IP 12 OCT بلاڪ تائين ڪنٽرول ڪري سگهي ٿو.

FSM هيٺ ڏنل سگنل مهيا ڪري ٿو

  • ڪلاڪ
  • ري سيٽ
  • s2pload
  • calibration_busy
  • calibration_shift_busy
  • calibration_request

نوٽ: اهي سگنل صرف صارف جي موڊ ۾ موجود آهن ۽ نه پاور اپ موڊ ۾.

لاڳاپيل معلومات

OCT Intel FPGA IP سگنل.
FSM سگنلن بابت وڌيڪ معلومات مهيا ڪري ٿي.

بنيادي FSM

FSM فلو

intel-OCT-FPGA-IP-FIG-7

FSM رياستون

رياست وصف
IDLE جڏهن توهان calibration_request ویکٹر سيٽ ڪيو ٿا، FSM IDLE رياست کان CAL رياست ڏانهن هلندو آهي. calibration_request ویکٹر کي ان جي قيمت تي ٻه ڪلاڪ چڪر لاء رکو. ٻن ڪلاڪ چڪر کان پوء، FSM ۾ ویکٹر جي ڪاپي شامل آهي. حساب ڪتاب جي عمل کي ٻيهر شروع ڪرڻ کان بچڻ لاءِ توهان کي ویکٹر کي ري سيٽ ڪرڻ گهرجي.
CAL هن رياست جي دوران، FSM چيڪ ڪيو ويو آهي جيڪي بٽ ۾ calibration_request ویکٹر تي زور ڀريو ويو ۽ انهن کي خدمت ڪري ٿو. لاڳاپيل OCT بلاڪ ان حساب ڪتاب جي عمل کي شروع ڪن ٿا جنهن کي مڪمل ٿيڻ ۾ لڳ ڀڳ 2,000 ڪلاڪ لڳن ٿا. calibration مڪمل ٿيڻ کان پوء، calibration_busy سگنل جاري ڪيو ويو آهي.
چيڪ ڪريو ماسڪ بٽ FSM هر بٽ کي ویکٹر ۾ چيڪ ڪري ٿو ته بٽ سيٽ ٿيل آهي يا نه.
رياست وصف
شفٽ ماسڪ بٽ اها حالت صرف ویکٹر جي سڀني بٽن تي لوپ ڪري ٿي جيستائين اهو هڪ 1 تي نه اچي.
سيريز شفٽ هي رياست سيريل طور تي ختم ٿيڻ واري ڪوڊ کي OCT بلاڪ کان ختم ٿيڻ واري منطق ڏانهن موڪلي ٿو. منتقلي کي مڪمل ڪرڻ لاءِ 32 چڪر لڳن ٿا. هر منتقلي کان پوء، FSM ویکٹر ۾ ڪنهن به التوا واري بٽس جي جانچ ڪري ٿو ۽ انهن جي مطابق خدمت ڪري ٿو.
تازه ڪاري Pending Bit التوا ۾ رکيل رجسٽر بٽ رکي ٿو جيڪي OCT Intel FPGA IP ۾ هر OCT بلاڪ سان ملن ٿا. هي رياست خدمت ٿيل درخواست کي ري سيٽ ڪندي التوا واري رجسٽر کي اپڊيٽ ڪري ٿي.
ٿي ويو جڏهن calibration_shift_busy سگنل ختم ڪيو ويو آهي، توهان s2pload خودڪار طور تي زور ڀريو ٿا ته نئين ختم ٿيڻ واري ڪوڊ کي بفرن ۾ منتقل ڪرڻ لاء. s2pload سگنل گهٽ ۾ گهٽ 25 ns لاء زور ڏئي ٿو.

هارڊويئر جي حدن جي ڪري، توهان ٻي حساب ڪتاب جي درخواست نٿا ڪري سگهو جيستائين سڀئي بٽ اندر نه هجن

calibration_shift_busy ویکٹر گھٽ آھن.

OCT Intel FPGA IP ڊيزائن Example

OCT IP ٺاهي سگھي ٿو ھڪڙو ڊزائين ٺاھيو اڳample جيڪو IP لاءِ چونڊيل ساڳئي تشڪيل سان ملندو آهي. ڊزائن جو مثالample هڪ سادي ڊيزائن آهي جيڪا ڪنهن مخصوص ايپليڪيشن کي نشانو نه بڻائيندي. توھان استعمال ڪري سگھو ٿا ڊيزائن example هڪ حوالي جي طور تي IP کي ڪيئن انسٽال ڪجي. ڊيزائن ٺاهڻ لاءِ example files، ٺاھيو Exampلي ڊيزائين آپشن ۾ جنريشن ڊائلاگ باڪس ۾ IP جنريشن دوران.

نوٽ: OCT IP VHDL نسل کي سپورٽ نٿو ڏئي.

  • سافٽ ويئر ٺاهي ٿو _example_design ڊاريڪٽري IP سان گڏ، جتي توهان جي IP جو نالو آهي.
  • جي _example_design ڊاريڪٽري ۾ make_qii_design.tcl اسڪرپٽ شامل آهن.
  • .qsys files ڊيزائن جي دوران اندروني استعمال لاءِ آھنampصرف نسل. توھان ترميم نٿا ڪري سگھو files.

Intel Quartus® Prime Design Example

make_qii_design.tcl اسڪرپٽ هڪ ٺهڪندڙ ڊيزائن ٺاهي ٿيampان سان گڏ هڪ Intel Quartus® Prime پروجيڪٽ، تاليف لاءِ تيار. ھڪڙي ٺھيل ٺاھڻ واري ٺاھڻ لاء مثالampپوء، انهن قدمن جي تابعداري ڪريو.

  1. IP سان گڏ ٺاھڻ کان پوء ڊزائن سان گڏample files، ڪمانڊ پرامپٽ تي ھيٺ ڏنل اسڪرپٽ ھلايو: quartus_sh -t make_qii_design.tcl.
  2. جيڪڏھن توھان چاھيو ٿا استعمال ڪرڻ لاءِ صحيح ڊيوائس بيان ڪريو، ھيٺ ڏنل حڪم استعمال ڪريو: quartus_sh -t make_qii_design.tcl .

اسڪرپٽ هڪ qii ڊاريڪٽري ٺاهي ٿي جيڪا ed_synth.qpf پروجيڪٽ تي مشتمل آهي file. توهان هن پروجيڪٽ کي Intel Quartus Prime سافٽ ويئر ۾ کوليو ۽ گڏ ڪري سگهو ٿا.

OCT Intel FPGA IP حوالا

OCT Intel FPGA IP پيٽرولر سيٽنگون

OCT IP پيٽرولر

نالو قدر وصف
OCT بلاڪ جو تعداد 1 کان 12 تائين ٺاھڻ لاءِ OCT بلاڪ جو تعداد بيان ڪري ٿو. ڊفالٽ قدر آهي 1.
پسمانده-مطابقت رکندڙ بندرگاهن جا نالا استعمال ڪريو
  • On
  • بند
 ALTOCT IP سان مطابقت رکندڙ اعليٰ سطحي نالن کي استعمال ڪرڻ لاءِ هي چيڪ ڪريو. هي پيٽرول ڊفالٽ طور بند ٿيل آهي.
او سي ٽي موڊ
  • پاور اپ
  • استعمال ڪندڙ
 بيان ڪري ٿو ته ڇا OCT صارف جي ڪنٽرول لائق آهي يا نه. ڊفالٽ قدر آهي پاور اپ.
او سي ٽي بلاڪ x calibration موڊ
  • اڪيلو
  • ٻيڻو
  • POD
 OCT لاءِ حساب ڪتاب جو طريقو بيان ڪري ٿو. X OCT بلاڪ جي تعداد سان ملندڙ جلندڙ آهي. ڊفالٽ قدر آهي اڪيلو.
OCT Intel FPGA IP سگنل

ان پٽ انٽرفيس سگنلز

سگنل جو نالو ھدايت وصف
رزقين ان پٽ ان پٽ ڪنيڪشن RZQ پيڊ کان OCT بلاڪ تائين. RZQ پيڊ هڪ خارجي مزاحمت سان ڳنڍيل آهي. او سي ٽي بلاڪ استعمال ڪري ٿو رزقين بندرگاهه سان ڳنڍيل رڪاوٽ کي حساب ڪتاب ٺاهڻ لاءِ ريفرنس طور.

هي سگنل پاور اپ ۽ يوزر موڊس لاءِ موجود آهي.
ڪلاڪ ان پٽ يوزر موڊ OCT لاءِ ان پٽ گھڙي. ڪلاڪ 20 MHz يا گهٽ هجڻ گهرجي.
ري سيٽ ان پٽ ان پٽ ري سيٽ سگنل. ري سيٽ هم وقت سازي آهي.
calibration_request ان پٽ ان پٽ ویکٹر لاءِ [NUMBER_OF_OCT:0]. هر بٽ هڪ OCT بلاڪ سان ملندو آهي. جڏهن هڪ بٽ 1 تي سيٽ ڪيو ويو آهي، لاڳاپيل OCT حساب سان ترتيب ڏئي ٿو، پوء سيريل طور تي ڪوڊ لفظ کي ختم ٿيڻ واري منطق بلاڪ ۾ تبديل ڪريو. درخواست کي ٻه ڪلاڪ چڪر لاء منعقد ڪيو وڃي.

هارڊويئر جي حدن جي ڪري، توهان کي انتظار ڪرڻو پوندو جيستائين calibration_shift_busy ویکٹر صفر ٿي وڃي جيستائين ٻي درخواست جاري نه ٿئي. ٻي صورت ۾ توهان جي درخواست تي عمل نه ڪيو ويندو.
calibration_shift_busy ٻاھر [NUMBER_OF_OCT:0] لاءِ آئوٽ پٽ ویکٹر اشارو ڪري ٿو ته ڪهڙو OCT بلاڪ في الحال ڪيليبريشن تي ڪم ڪري رهيو آهي ۽ ٽرمينيشن ڪوڊ کي ٽرمينيشن لاجڪ بلاڪ ڏانهن منتقل ڪري رهيو آهي. جڏهن هڪ ساٽ 1 آهي، اهو ظاهر ڪري ٿو ته هڪ OCT بلاڪ حساب ڪري رهيو آهي ۽ ڪوڊ لفظ کي ختم ڪرڻ واري منطق بلاڪ ڏانهن منتقل ڪري رهيو آهي.
calibration_busy ٻاھر [NUMBER_OF_OCT:0] لاءِ ٻاھر نڪرندڙ ویکٹر ظاھر ڪري ٿو ته ڪھڙو OCT بلاڪ في الحال ڪليبريشن تي ڪم ڪري رھيو آھي. جڏهن هڪ ساٽ 1 آهي، اهو ظاهر ڪري ٿو ته هڪ OCT بلاڪ حساب ڪري رهيو آهي
آڪٽوبر_ _series_termination ڪنٽرول[15:0] ٻاھر 16-bit آئوٽ پٽ سگنل، سان 0 کان 11 تائين. هي سگنل ان پٽ/آئوٽ پٽ بفر تي سيريز ٽرمينيشن ڪنٽرول پورٽ سان ڳنڍي ٿو. هي بندرگاه موڪلي ٿو سيريز ختم ڪرڻ جو ڪوڊ جيڪو آر کي حساب ڪري ٿوs.
آڪٽوبر_ _parallel_termination_ control[15:0] ٻاھر 16-bit آئوٽ پٽ سگنل، سان 0 کان 11 تائين. هي سگنل ان پٽ/آئوٽ پٽ بفر تي متوازي ختم ٿيڻ واري ڪنٽرول پورٽ سان ڳنڍي ٿو. هي بندرگاهه متوازي ختم ٿيڻ وارو ڪوڊ موڪلي ٿو جيڪو آر کي ترتيب ڏئي ٿوt.

QSF تفويض

Intel Stratix 10، Intel Arria 10، ۽ Intel Cyclone 10 GX ڊوائيسز ھيٺ ڏنل آھن ختم ٿيڻ سان لاڳاپيل Intel Quartus Prime سيٽنگون file (.qsf) تفويض:

  • INPUT_TERMINATION
  • OUTPUT_TERMINATION
  • TERMINATION_CONTROL_BLOCK
  • RZQ_GROUP

QSF تفويض

QSF تفويض تفصيل
INPUT_TERMINATION OUTPUT_TERMINATION ان پٽ/آئوٽ پٽ ٽرمينيشن اسائنمينٽ وضاحت ڪري ٿي ختم ٿيڻ جي قيمت اوهم ۾ سوال ۾ پن تي.

Exampاليزي:
set_instance_assignment -name INPUT_TERMINATION -جي طرف

set_instance_assignment -name OUTPUT_TERMINATION -جي طرف

سيريز/متوازي ختم ٿيڻ واري بندرگاهن کي فعال ڪرڻ لاءِ، انهن اسائنمنٽس کي شامل ڪريو، جيڪي پنن لاءِ سيريز ۽ متوازي ختم ٿيڻ جا قدر بيان ڪن ٿا.

پڪ ڪريو ته سيريز ختم ٿيڻ واري ڪنٽرول ۽ متوازي ختم ٿيڻ واري ڪنٽرول بندرگاهن کي OCT Intel FPGA IP کان GPIO Intel FPGA IP تائين.

Exampاليزي:
set_instance_assignment -name INPUT_TERMINATION “PARALLEL اوهم سان حساب ڪتاب" - تائين

set_instance_assignment -name OUTPUT_TERMINATION “SERIES اوهم سان حساب ڪتاب" - تائين

TERMINATION_CONTROL_BL OCK فٽر کي هدايت ڪري ٿو ته مناسب ڪنيڪشن کي مطلوب OCT بلاڪ کان مخصوص پنن تائين. هي اسائنمينٽ مفيد آهي جڏهن I/O بفرز واضح طور تي فوري طور تي نه آهن ۽ توهان کي پنن کي هڪ مخصوص OCT بلاڪ سان ڳنڍڻ جي ضرورت آهي.

Exampاليزي:
set_instance_assignment -name TERMINATION_CONTROL_BLOCK -جي طرف
RZQ_GROUP هي تفويض صرف Intel Stratix 10، Intel Arria 10، ۽ Intel Cyclone 10 GX ڊوائيسز ۾ سپورٽ ڪئي وئي آهي. هي تفويض RTL کي تبديل ڪرڻ کان سواءِ هڪ OCT IP ٺاهي ٿو.

فٽر نيٽ لسٽ ۾ rzq پن جو نالو ڳولي ٿو. جيڪڏهن پن موجود نه آهي، Fitter پن جو نالو OCT IP ۽ ان جي لاڳاپيل ڪنيڪشن سان گڏ ٺاهي ٿو. هي توهان کي پنن جو هڪ گروپ ٺاهڻ جي اجازت ڏئي ٿو جيڪو موجوده يا غير موجود OCT جي حساب سان حساب ڪيو وڃي ۽ فٽر ڊزائن جي قانونيت کي يقيني بڻائي ٿو.

Exampاليزي:
set_instance_assignment -name RZQ_GROUP -جي طرف

ختم ٿيڻ ان پٽ ۽ آئوٽ پٽ بفرن تي موجود ٿي سگھي ٿو، ۽ ڪڏهن ڪڏهن گڏو گڏ. او سي ٽي بلاڪ سان پن گروپن کي ڳنڍڻ جا ٻه طريقا آهن:

  • هڪ .qsf اسائنمينٽ استعمال ڪريو اهو ظاهر ڪرڻ لاءِ ته ڪهڙو پن (بس) جڙيل آهي ڪهڙي OCT بلاڪ سان. توھان استعمال ڪري سگھو ٿا TERMINATION_CONTROL_BLOCK يا RZQ_GROUP تفويض. اڳوڻو اسائنمينٽ هڪ پن کي RTL ۾ انسٽال ٿيل OCT سان ڳنڍيندو آهي جڏهن ته بعد ۾ RTL کي تبديل ڪرڻ کان سواءِ پن کي نئين ٺاهيل OCT سان ملائي ٿو.
  • مٿين سطح تي I/O بفر پرائميٽس کي انسٽال ڪريو ۽ انھن کي مناسب OCT بلاڪ سان ڳنڍيو.

نوٽ: ساڳي VCCIO سان سڀئي I/O بئنڪ هڪ OCT بلاڪ شيئر ڪري سگھن ٿيون جيتوڻيڪ ان مخصوص I/O بئنڪ جو پنهنجو OCT بلاڪ آهي. توهان ڪي به نمبر I/O پنن کي ڳنڍي سگهو ٿا جيڪي او سي ٽي بلاڪ تي حساب سان ختم ٿيڻ جي حمايت ڪن ٿيون. پڪ ڪريو ته توهان I/Os کي مطابقت واري ترتيب سان OCT بلاڪ سان ڳنڍيو. توهان کي اهو به پڪ ڪرڻ گهرجي ته OCT بلاڪ ۽ ان سان لاڳاپيل I/Os وٽ ساڳيا VCCIO ۽ سيريز يا متوازي ختم ٿيڻ واريون قيمتون آهن. انهن سيٽنگن سان، فٽر ساڳئي ڪالمن ۾ I/Os ۽ OCT بلاڪ رکي ٿو. Intel Quartus Prime سافٽ ويئر ڊيڄاريندڙ پيغام پيدا ڪري ٿو جيڪڏهن ڪو به پن بلاڪ سان ڳنڍيل ناهي.

IP لڏپلاڻ وارو وهڪرو Arria V، Cyclone V، ۽ Stratix V ڊوائيسز لاءِ

IP لڏپلاڻ وارو وهڪرو توهان کي اجازت ڏئي ٿو ALTOCT IP جي Arria V، Cyclone V، ۽ Stratix V ڊوائيسز جي OCT Intel FPGA IP ڏانهن Intel Stratix 10، Intel Arria 10، يا Intel Cyclone 10 GX ڊوائيسز. IP لڏپلاڻ وارو وهڪرو OCT IP کي ترتيب ڏئي ٿو ALTOCT IP جي سيٽنگن سان ملائي، توهان کي IP کي ٻيهر ٺاهڻ جي اجازت ڏئي ٿي.

نوٽ: هي IP سپورٽ ڪري ٿو IP لڏپلاڻ جي وهڪري کي صرف واحد OCT ڪيليبريشن موڊ ۾. جيڪڏھن توھان استعمال ڪري رھيا آھيو ڊبل يا POD ڪليبريشن موڊ، توھان کي IP لڏڻ جي ضرورت نه آھي.

توهان جي ALTOCT IP کي OCT Intel FPGA IP ڏانهن منتقل ڪرڻ

توهان جي ALTOCT IP کي OCT IP ڏانهن منتقل ڪرڻ لاء، انهن قدمن تي عمل ڪريو

  1. IP Catalog ۾ پنهنجو ALTOCT IP کوليو.
  2. في الحال منتخب ٿيل ڊوائيس خاندان ۾، چونڊيو Stratix 10، Arria 10، يا Cyclone 10 GX.
  3. ڪلڪ ڪريو ختم ڪريو OCT IP کولڻ لاءِ پيراميٽر ايڊيٽر ۾. پيٽرولر ايڊيٽر ترتيب ڏئي ٿو OCT IP سيٽنگون ALTOCT IP سيٽنگن وانگر.
  4. جيڪڏهن ٻنهي جي وچ ۾ ڪا به غير مطابقت واري سيٽنگون آهن، نئين سپورٽ سيٽنگون چونڊيو.
  5. IP کي ٻيهر ٺاهڻ لاءِ Finish تي ڪلڪ ڪريو.
  6. پنھنجي ALTOCT IP انسٽنٽيشن کي RTL ۾ OCT IP سان تبديل ڪريو.

نوٽ: OCT IP پورٽ جا نالا شايد ALTOCT IP پورٽ نالن سان نه هجن. تنهن ڪري، صرف انسٽيٽيشن ۾ IP جو نالو تبديل ڪرڻ ڪافي ناهي.

OCT Intel FPGA IP يوزر گائيڊ آرڪائيوز

جيڪڏهن هڪ IP ڪور نسخو درج نه ڪيو ويو آهي، اڳوڻي IP ڪور ورزن لاء صارف گائيڊ لاڳو ٿئي ٿو.

IP ڪور نسخو استعمال ڪندڙ ھدايت
17.1 Intel FPGA OCT IP ڪور يوزر گائيڊ

OCT Intel FPGA IP يوزر گائيڊ لاءِ دستاويز جي نظرثاني جي تاريخ

دستاويزي نسخو Intel Quartus Prime نسخو IP نسخو تبديليون
2019.07.03 19.2 19.1
  • Intel Stratix 10 ڊوائيسز لاءِ سپورٽ شامل ڪئي وئي.
  • ھيٺ ڏنل IP نالن کي اپڊيٽ ڪيو:
    • "Intel FPGA OCT" کان "OCT Intel FPGA IP"
    •  "Intel FPGA GPIO" کان "GPIO Intel FPGA IP"
  • اپڊيٽ ڪيو s2pload سگنل:
    • دستياب صارف سگنلن مان s2pload کي هٽايو ويو.
    • s2pload سگنل رويي جي حوالي سان تازه ڪاري تفصيل.

 

تاريخ نسخو تبديليون
نومبر 2017 2017.11.06
  • Intel Cyclone 10 GX ڊوائيسز لاءِ سپورٽ شامل ڪئي وئي.
  • Altera OCT IP core جو نالو مٽايو ويو Intel FPGA OCT IP core.
  • Qsys کي پليٽ فارم ڊيزائنر جو نالو ڏنو ويو.
  • اضافي Intel rebranding لاءِ تازه ڪاري متن.
مئي 2017 2017.05.08 انٽيل جي طور تي ريبرنڊ ڪيو ويو.
ڊسمبر 2015 2015.12.07
  • "ميگا فنڪشن" جا مثال "IP ڪور" ۾ تبديل ڪيا ويا.
  • تبديل ٿيل مثالن جي کوارٽس II جي طرف Quartus Prime.
  • انداز ۽ وضاحت کي بهتر ڪرڻ لاءِ مواد ۽ لنڪس ۾ مختلف تبديليون.
آگسٽ، 2014 2014.08.18
  • يوزر موڊ ۾ OCT calibration بابت معلومات شامل ڪئي وئي.
  • اپڊيٽ ڪيو IP ڪور سگنل ۽ پيرا ميٽرز:
    • core_rzqin_export rzqin ۾ تبديل ٿي ويو
    • core_series_termination_control_export ۾ تبديل ڪيو ويو
    • آڪٽوبر_ _series_termination ڪنٽرول[15:0]
    • core_parallel_termination_control_export oct_ ۾ تبديل ڪيو ويو _parallel_termination_control[15:0]
نومبر 2013 2013.11.29 شروعاتي ڇڏڻ.

ID: 683708
نسخو: 2019.07.03

دستاويز / وسيلا

Intel OCT FPGA IP [pdf] استعمال ڪندڙ ھدايت
OCT FPGA IP، OCT، FPGA IP

حوالو

لاڳاپيل پوسٽون

تبصرو ڇڏي ڏيو

توهان جو اي ميل پتو شايع نه ڪيو ويندو. گهربل فيلڊ نشان لڳل آهن *